

# EtherCAT® & EtherCAT® P スレーブ実装ガイド

**Document: ETG.2200 V3.1.0 JW04**

文書情報:

ETG 番号                      ETG.2200 JW04

**SECTION I – EtherCAT スレーブの概要と実装手順**

**SECTION II – EtherCAT 開発コンポーネント**

**SECTION III – EtherCAT P の紹介と実装方法**

発行:                              EtherCAT Technology Group

コンタクト:                      [info@ethercat.org](mailto:info@ethercat.org)

日付:                                09.04.2019

---

**LEGAL NOTICE****商標権および特許権**

EtherCAT®, Safety over EtherCAT®およびEtherCAT P®は、ドイツBeckhoff Automation GmbHにライセンス許諾された登録商標および特許で保護された技術である。本書で使用されているその他の名称も登録商標である可能性があり、第三者が独自の目的で使用すると、所有権の侵害に当たる場合がある。

**免責条項**

本文書の作成に当たっては十分な注意を払っているが、記載されている製品は絶えず開発が進められている。そのため、本文書は、パフォーマンスデータ、規格、その他の特性との整合性確認が行われていない場合がある。技術上、あるいは編集上の誤りがあった場合、われわれは、警告なしにいつでも修正する権利を保有する。また、本文書のデータ、図、記述に基づいて、供給済みの製品の変更に関する申し立てを起こすことは認められない。

**著作権**

© EtherCAT Technology Group, April 2019.

明示的な許可なく、本文書を回覧、複製したり、その内容を使用、共用したりすることは許されない。違反したものは法的責任を負う。特許権が承認されているもの、実用新案、意匠登録が承認されているものについては、無断複製、複製、転写を禁ず。

## 改訂履歴

Version	Comment
1.0.0	正式発行
1.1.0	文書改訂 文章校正 ESCの種類更新 開発製品の追加 外部文書へのリンク
1.1.1	文章校正
1.1.2	マーキング規則とインジケータ仕様の追加
1.1.3	文章校正
1.1.4	文章校正
1.1.5	文章校正 <ul style="list-style-type: none"> <li>コンFORMANCEテストポリシーの追加</li> <li>Vendor ID ポリシーの追加</li> </ul> 実装段階の軽微な修正
1.1.6	文章校正
2.0.0	文書改訂 <ul style="list-style-type: none"> <li>文書構成の改善</li> <li>実装手順の拡張 - ステップ・バイ・ステップ</li> </ul> 記載項目の大幅な追加
2.0.1	文章校正
2.0.3	コンタクトメールアドレスを <a href="mailto:comformance@ethercat.org">comformance@ethercat.org</a> に変更
2.1.0	開発製品を更新
2.1.1	開発製品を更新 (ルネサス、テセラテクノロジー)
2.1.2	商標表記の文言を ETG.9001 準拠に修正
2.1.4	文章構成
2.1.5	ETG.5003-2 の参照を追加
2.1.6	文章構成、ハイパーリンクと ESC 概要の更新。ナレッジベース/検索/ダウンロードおよびサポートの章の追加と更新
2.1.7	EtherCAT P セクションの追加
3.0.0	開発製品 (profichip) の追加
3.0.1	CTT ライセンスの解説を追加
3.0.2	EtherCAT P 仕様書の状況を更新 (リリース版を提供開始)
3.0.3	Contact graphics の更新。図の色を調整
3.0.4	「現行 EtherCAT スレーブを EtherCAT P として評価」を追加 略語、リンク、参考文献、レイアウトの更新
3.1.0	正式発行

和訳履歴

JW00	和訳レビュー用初版
JW01	技術検討会仕様書改善グループレビュー反映
JW02	SECTION II に追記
JW03	2.1.2 に対応
JW04	3.1.0 に対応

## 本文書の構成

本文書では、EtherCAT® スレーブを実装するための手順を総合的かつ実践的な観点から解説しています。この文書では以下の内容を説明しています。

### EtherCAT スレーブのアーキテクチャ

1. EtherCAT スレーブを開発するためのステップ
2. EtherCAT スレーブを開発するために参照が必要な資料
3. 市販されている EtherCAT 開発製品の種類とそれぞれの特長
4. EtherCAT トレーニングの情報
5. 技術サポートの窓口
6. Plug Fest 参加の意義
7. EtherCAT スレーブのコンフォーマンス

EtherCAT スレーブの開発方法には多くの選択肢がありますが、ここで述べられているのは EtherCAT スレーブデバイスを短期間に開発した実績のある方法を取り上げています。本文書は 2 つのセクションからなります。

### SECTION I – EtherCAT スレーブの概要と実装手順

Section I では EtherCAT スレーブを開発するための基本的な事項を説明しています。1 章ではスレーブに重点をおいて EtherCAT 技術の基礎について簡単に解説します。2 章ではスレーブ開発で実装する機能の選定や便利なツールの紹介を含め、スレーブデバイスの開発ステップを説明します。この章では具体的な実装の注意事項にも触れています。3 章では EtherCAT Technology Group が提供する技術サポートについて述べます。

### SECTION II – EtherCAT 開発コンポーネント

Section II ではスレーブ開発をサポートする機器を説明しています。2 章では市販のスレーブ評価ボードの概要を示します。つづいて 3 章では EtherCAT 通信モジュールを、4 章ではスレーブコントローラ(ESC)のリストを示します。

### SECTION III – EtherCAT P の紹介と実装方法

Section III では EtherCAT の拡張である“EtherCAT P”の概要を説明するほか、実装関連の内容を扱います。

# EtherCAT<sup>®</sup> & EtherCAT<sup>®</sup>P スレーブ実装ガイド

## SECTION I – EtherCAT スレーブの概要と実装手順

技術概要・ネットワークアーキテクチャと機能・スレーブ実装手順・実装例・サポートとトレーニング・EtherCAT  
Technology Group

## 目次

1. はじめに .....	1-8
1.1. 仕様書および技術文書 .....	1-8
1.2. EtherCAT システムの構成 .....	1-10
1.2.1. 設定ツール(Configuration Tool) .....	1-10
1.2.2. マスタシステム .....	1-10
1.2.3. スレーブデバイス .....	1-11
1.3. EtherCAT 技術の概要 .....	1-13
1.3.1. フレーム処理順序 .....	1-13
1.3.2. スレーブ情報インタフェース(Slave Information Interface; SII) .....	1-14
1.3.3. フィールドバスメモリ管理ユニット(Fieldbus Memory Management Unit; FMMU) .....	1-15
1.3.4. シンクマネージャ(SyncManager; SM) .....	1-15
1.3.5. ディストリビュートクロック(Distributed Clocks; DC) .....	1-16
1.3.6. データ構造と通信プロトコル .....	1-17
1.3.7. EtherCAT ステートマシン .....	1-17
2. EtherCAT スレーブの実装 .....	1-20
2.1. 一般的な開発手順 – ステップ・バイ・ステップ .....	1-20
2.2. 開発の体系 .....	1-21
2.2.1. 開発期間 .....	1-21
2.2.2. ETG メンバーシップと Vendor ID .....	1-21
2.2.3. EtherCAT コンフォーマンステストツールのライセンス .....	1-21
2.3. EtherCAT スレーブの設計 .....	1-22
2.3.1. EtherCAT ネットワークへのバスインタフェース .....	1-22
2.3.2. EtherCAT スレーブコントローラ (ESC) と PDI .....	1-22
2.3.3. EEPROM .....	1-24
2.3.4. アプリケーションコントローラ(ホストコントローラ、 $\mu$ C) .....	1-24
2.3.5. アプリケーション層通信プロトコル .....	1-24
2.3.6. デバイスプロファイル(Device Profile) .....	1-27
2.3.7. スレーブとマスタ間の時刻同期 .....	1-28
2.3.8. ファームウェアアップデート .....	1-29
2.4. EtherCAT スレーブ開発のツール .....	1-30
2.4.1. ESI ファイルを作成するための XML エディタ .....	1-31
2.4.2. EtherCAT 設定ツールとマスタソフトウェア .....	1-32
2.4.3. Wireshark による通信の監視とネットワーク診断 .....	1-33
2.4.4. EtherCAT コンフォーマンステストツール .....	1-34
2.5. EtherCAT 製品のラベリングと LED .....	1-35
2.6. EtherCAT テストセンタ(ETC)による公式コンフォーマンステスト .....	1-37
2.7. 技術サポートのヒント .....	1-38
3. EtherCAT Technology Group – イベントとサポート .....	1-39
3.1. ETG に関する基本情報 .....	1-39
3.2. EtherCAT トレーニングとワークショップ .....	1-40
3.3. Plug Fest .....	1-41
3.4. 公式 EtherCAT コンフォーマンステストによる認証 .....	1-41
3.5. 技術委員会 (Technical Committee; TC) .....	1-42
3.6. 技術情報とサポート .....	1-42
3.6.1. ETG ウェブサイトのダウンロードエリア .....	1-42

---

3.6.2.	ナレッジベース .....	1-42
3.6.3.	開発者フォーラム .....	1-43
3.6.4.	ETG ウェブサイトの検索 .....	1-43
3.6.5.	技術サポート .....	1-43

表

Table 1: EtherCAT 資料、仕様書および参考資料 .....	1-8
Table 2: EtherCAT ステートマシンの説明 .....	1-18
Table 3: EtherCAT ステートマシンの遷移 .....	1-19
Table 4: EtherCAT デバイスの開発/設定の構成要素 .....	1-21
Table 5: DPRAM サイズ計算の例 .....	1-23
Table 6: FMMU 設定 .....	1-24
Table 7: モジュラデバイスプロファイルのオブジェクトエントリ.....	1-27
Table 8: ツール.....	1-30
Table 9: RUN および ERR LED の点灯状態.....	1-36
Table 10: Port および L/A LED ラベルの要件 .....	1-36
Table 11: ETG トレーニング .....	1-40
Table 12: ベンダによる EtherCAT ワークショップ .....	1-40



Figure 1: EtherCAT ネットワークの構成 .....	1-10
Figure 2: EtherCAT スレーブの構造 .....	1-11
Figure 3: EtherCAT スレーブの FPGA による実装 .....	1-12
Figure 4: 4 ポートの ESC とフレーム処理順序 .....	1-14
Figure 5: EtherCAT フレームの構造 .....	1-14
Figure 6: EEPROM Table of Register Values .....	1-15
Figure 7: FMMU によるプロセスデータのマッピング例 .....	1-15
Figure 8: メールボックスモードのシンクマネージャ .....	1-16
Figure 9: 3-バッファモードのシンクマネージャ .....	1-16
Figure 10: EtherCAT スレーブのステートマシン .....	1-18
Figure 11: EtherCAT ネットワークの初期化 .....	1-19
Figure 12: EtherCAT デバイスの開発手順 .....	1-20
Figure 13: CoE を実装した場合のスレーブ構造 .....	1-25
Figure 14: スレーブスタックコードの概要 .....	1-26
Figure 15: スレーブコントロールスタック .....	1-26
Figure 16: SSC 製品のテキストフィルタ .....	1-27
Figure 17: モジュラデバイスに対する MDP の概要 .....	1-28
Figure 18: ESI の構造 (EtherCATInfo.xsd) .....	1-31
Figure 19: CTT による ESI ファイルの編集 .....	1-31
Figure 20: グラフィカルなエディタを使用した ESI ファイルの生成(Altova XML Spy®) .....	1-32
Figure 21: EtherCAT Network Configurator .....	1-32
Figure 22: winCAT によるデバイスのスキャン、スレーブのスキャンとアダプタ設定 .....	1-33
Figure 23: Wireshark スクリーンショット .....	1-34
Figure 24: コンフォーマンステストツールによるテスト .....	1-35
Figure 25: EtherCAT 製品のロゴマーク .....	1-36
Figure 26: ESC と Ethernet PHY の接続 .....	1-37
Figure 27: LVDS Connection .....	1-37
Figure 28: EtherCAT コンフォーマンステストロゴ .....	1-41

## 略号

略称	説明
μC / MC	Microcontroller, host controller, application controller マイクロコントローラ、ホストコントローラ、アプリケーションコントローラ
ADS	Automation Device Specification
AL	Application Layer アプリケーション層
AoE	ADS over EtherCAT
API	Application Programming Interface アプリケーションプログラミングインタフェース
ASIC	Application Specific Integrated Circuit 特定用途向け集積回路
CiA	CAN in Automation
CoE	CAN application protocol over EtherCAT
CPU	Central Processing Unit 中央処理ユニット
DC	Distributed Clocks ディストリビュートクロック
DL(L)	Data Link Layer データリンク層
DPRAM	Dual Ported Random Access Memory デュアルポートランダムアクセスメモリ
DuT	Device under Test 被テストデバイス
EEPROM	Electrical Erasable Programmable Read Only Rom 電氣的消去可能・再書込み可能 ROM
ENI	EtherCAT Network Information (Network configuration in XML format) EtherCAT ネットワーク情報 (XML 形式のネットワーク設定ファイル)
EoE	Ethernet over EtherCAT
EPU	EtherCAT Processing Unit EtherCAT 処理ユニット
ESC	EtherCAT Slave Controller EtherCAT スレーブコントローラ
ESI	EtherCAT Slave Information (device description in XML format) EtherCAT スレーブ情報 (XML 形式のデバイス記述ファイル)
ESM	EtherCAT State Machine EtherCAT ステートマシン
ETC	EtherCAT Test Center EtherCAT テストセンタ
ETG	EtherCAT Technology Group
EtherCAT	Ethernet for Control Automation Technology
FCS	Frame Check Sequence フレームチェックシーケンス
FMMU	Fieldbus Memory Management Unit フィールドバスメモリ管理機能
FoE	File Access over EtherCAT
FPGA	Field Programmable Gate Array フィールドプログラマブルゲートアレイ
FSoE	Fieldbus Safety over EtherCAT
GPIO	General Purpose I/O 汎用 I/O
HAL	Hardware Abstraction Layer ハードウェア抽象化層
I <sup>2</sup> C	Inter-Integrated Circuit

略称	説明
LED	Light Emitting Diode 発光ダイオード
LVDS	Low Voltage Differential Signaling 小振幅差動信号方式
MCI	Micro Controller Interface マイクロコントローラインタフェース
MDP	Modular Device Profile モジュラデバイスプロファイル
MII	Media Independent Interface
NIC	Network Interface Controller ネットワークインタフェースコントローラ
NVRAM	Non Volatile Random Access Memory 不揮発性 RAM
NW	NetWork ネットワーク
OEM	Original Equipment Manufacturer 相手先(委託者)ブランド名製造
PD	Power Device パワーデバイス
PDI	Process Data Interface プロセスデータインタフェース
PDO	Process Data Object プロセスデータオブジェクト
PHY / PL	PHYsical Layer 物理層
PIC	Programmable Integrated Circuit
PLC	Programmable Logic Controller プログラマブルロジックコントローラ
PSD	Power Sourcing Device パワーソーシングデバイス
RMII	Reduced Media Independent Interface
SDO	Service Data Object サービスデータオブジェクト
SII	Slave Information Interface スレーブ情報インタフェース
SM	SyncManager
SoE	Servo drive over EtherCAT
SPI	Serial Peripheral Interface シリアルペリフェラルインタフェース
SSC	Slave Stack Code スレーブスタックコード
TC	Technical Committee 技術委員会
TCP/IP	Transmission Control Protocol/Internet Protocol
USB	Universal Serial Bus ユニバーサルシリアルバス
XML	Extended Mark-up Language

## 1. はじめに

この章では、EtherCAT 技術の概要を簡単に説明します。本書では EtherCAT 技術のうちの主要な部分を抜粋して解説していますので、技術の詳細を理解するには関連する技術仕様書を参照してください。本文中のリンクは対応する技術文書のダウンロードに対応しています。次のサブセクションでは EtherCAT ネットワークの基本システム構成と機能を説明します。本書はスレーブの開発を対象としており、スレーブに焦点をあてて説明します。

### 1.1. 仕様書および技術文書

EtherCAT デバイスの開発を進めるまえに以下の資料の一読を推奨します。資料には EtherCAT Technology Group (ETG) ウェブサイトのメンバーエリア<sup>1</sup>で提供しているものがあります。ETG メンバーシップは無料であり、ETG ウェブサイトで提供している EtherCAT 関連文書、仕様書やガイドラインを入手でき、ETG の技術サポートを受けられます。メンバーシップの申し込みおよびメンバーシップエリアのアカウントの入手方法はセクション 2.2.2 を参照してください。

入手可能な EtherCAT 資料の一覧は ETG ウェブサイト([www.ethercat.org/en/downloads.html](http://www.ethercat.org/en/downloads.html)) のダウンロードセクションを参照してください。Table 1 はスレーブの開発やこれに関連する EtherCAT 技術概要の資料一覧です。

Table 1: EtherCAT 資料、仕様書および参考資料

種別	文書の内容およびドキュメントへのリンク	
入門用	パンフレット、プレゼンテーション	EtherCAT 紹介のパンフレット各種言語に対応: → <a href="#">英語</a>   <a href="#">日本語</a>   <a href="#">中国語</a>   <a href="#">ドイツ語</a>   <a href="#">韓国語</a>   <a href="#">イタリア語</a>   <a href="#">スペイン語</a> EtherCAT 技術の基礎を紹介: → <a href="#">英語</a>   <a href="#">日本語</a>   <a href="#">中国語</a>   <a href="#">ドイツ語</a>   <a href="#">フランス語</a>   <a href="#">イタリア語</a>   <a href="#">ポルトガル語</a> Safety over EtherCAT の技術紹介 → <a href="#">英語</a>   <a href="#">ドイツ語</a>
	記事	EtherCAT を紹介している記事 (入門に役立つ資料を例示): → PC Control (英語): <a href="#">04/2009</a>   <a href="#">11/2003</a>   <a href="#">06/2003</a> → <a href="#">Elektronik 23/03</a> (ドイツ語) → <a href="#">AUTlook 2-3/05</a> (ドイツ語)
	ビデオ	フレーム処理順序やデータ交換などの EtherCAT 動作原理のアニメーション: → <a href="https://www.youtube.com/user/EtherCATGroup">https://www.youtube.com/user/EtherCATGroup</a>
	ナレッジベース	FAQ や EtherCAT の機能説明のためのオンライン情報システム: → <a href="http://www.ethercat.org/kb">www.ethercat.org/kb</a> <sup>1</sup>
技術解説	技術解説	ベッコフ EtherCAT スレーブコントローラデータシート ET1100、セクション I は EtherCAT の機能に関する総合的解説、セクション II(ESC レジスタの解説)およびセクション III(ハードウェア仕様): → <a href="http://beckhoff.org">beckhoff.org</a> > <a href="#">Download</a> > <a href="#">Documentation</a> > <a href="#">EtherCAT Development Products</a>
	ETG イベントのプロシーディング	技術委員会会議議事録による技術開発動向: → <a href="http://www.ethercat.org">www.ethercat.org</a> → <a href="#">Downloads</a> → <a href="#">Select Filter: Proceedings and Papers</a> → <a href="#">Technical Committee Meeting</a>
ガイド	スレーブ実装	ETG ウェブサイト内のこの文書へのリンク: → <a href="http://www.ethercat.org/etg2200">www.ethercat.org/etg2200</a>
	Safety over EtherCAT	Safety over EtherCAT の実装ガイドライン → <a href="http://www.ethercat.org/etg5101">www.ethercat.org/etg5101</a>
	EtherCAT 通信	開発者向けに EtherCAT 動作メカニズムを幅広く解説したプレゼンテーション資料: → <a href="#">英語</a> <sup>1</sup>   <a href="#">日本語</a> <sup>1</sup>
	PHY 選定ガイド	EtherCAT 通信に使用可能な、複数メーカーのイーサネット物理層部品の情報: → <a href="#">EtherCAT PHY Selection Guide</a>

<sup>1</sup> ETG メンバーシップによるサインインが必要です。

仕様	EtherCAT 通信仕様	EtherCAT 通信仕様を ETG.1000 パート 2~6 で定義 → ETG.1000 シリーズ: <a href="http://www.ethercat.org/etg1000">www.ethercat.org/etg1000</a> <sup>1</sup> 注) ETG.1000 は IEC 61158-Type 12 (EtherCAT) に対応。
	EtherCAT スレーブ情報 (EtherCAT Slave Information; ESI)	EtherCAT スレーブ情報 (ESI) ファイルは、XML 形式の EtherCAT デバイス記述ファイル。ETG.2000 ESI 仕様で定義。デバイス記述の例も含む。ETG.2001 ESI Annotation にも ESI ファイル開発の例が含まれる： → ETG.2000: <a href="http://www.ethercat.org/etg2000">www.ethercat.org/etg2000</a> <sup>1</sup>
	Safety over EtherCAT	Safety over EtherCAT は安全データ通信のプロトコル層を規定。ETG.5100 は安全プロトコル、ETG.6100 は安全ドライブプロファイルを定義： → ETG.5100: <a href="http://www.ethercat.org/etg5100">www.ethercat.org/etg5100</a> <sup>1</sup> → ETG.6100: <a href="http://www.ethercat.org/etg6100">www.ethercat.org/etg6100</a> <sup>1</sup> 注) ETG.5100 は IEC61784 国際規格に対応
	ドライブ	ETG.6010 仕様書で定義された CiA402 ドライブプロファイルの実装規定： → ETG.6010: <a href="http://www.ethercat.org/etg6010">www.ethercat.org/etg6010</a> <sup>1</sup> 注) ETG.6010 は IEC 61800-7-201 (CiA402 ドライブプロファイル)に基づく。
	コンFORMANCE	コンFORMANCEテストに関する規定は EtherCAT Conformance Test Policy で定義。コンFORMANCEガイド(Conformance Guide)では開発者が認証(ETG.7000)を受けるための手続きを解説。テストレコード(Test Record)やテスト申込書(Test Request)は以下の URL からダウンロード： → ETG.7000x: <a href="http://www.ethercat.org/etg7000">www.ethercat.org/etg7000</a> <sup>1</sup>
	ファームウェアアップデート	ETG.5003.2 ファームウェアアップデート仕様書 この仕様書はプロファイル番号 5003 (SEMI デバイスプロファイル)をサポートするデバイスに対して必須だが、一般の EtherCAT スレーブにファームウェアアップデートを実装するときのガイドラインとしても利用 → ETG.5003-2: <a href="http://www.ethercat.org/etg5003">www.ethercat.org/etg5003</a>
	商標、ロゴ、ラベルの仕様	EtherCAT 技術が適用された、または言及している製品や文書における商標、ロゴマーク、ラベルの使用規定を ETG.1300 および ETG.9001 仕様書で定義： → ETG.1300: <a href="http://www.ethercat.org/etg1300">www.ethercat.org/etg1300</a> <sup>1</sup> → ETG.9001: <a href="http://www.ethercat.org/etg9001">www.ethercat.org/etg9001</a> <sup>1</sup>

## 1.2. EtherCAT システムの構成

Figure 1 に簡単な EtherCAT システムの構成を示します。EtherCAT マスタは標準 Ethernet ポートと EtherCAT ネットワーク情報(EtherCAT Network Information; ENI)で記述されたネットワーク構成情報を使用します。ENI ファイルは各デバイスのメーカーが提供する EtherCAT スレーブ情報(EtherCAT Slave Information; ESI)ファイルに基づいて作成されます。スレーブは Ethernet 物理層で接続され、EtherCAT ネットワークでは様々なポロジを使用できます。




Figure 1: EtherCAT ネットワークの構成

### 1.2.1. 設定ツール(Configuration Tool)

- EtherCAT 設定ツール  
設定ツールは、EtherCAT ネットワーク情報(EtherCAT Network Information; ENI, 事前定義されたスキーマに基づく XML ファイル)ファイルと呼ばれるネットワークの構成情報を生成します。この設定情報は EtherCAT スレーブ情報(EtherCAT Slave Information; ESI, XML 形式のデバイス記述、セクション 1.2.3 を参照)ファイルとスレーブ内の EEPROM やオブジェクトディクショナリから読み出すオンライン情報の両方またはいずれかから生成されます。
- EtherCAT ネットワーク情報(EtherCAT Network Information; ENI)ファイル  
ENI ファイルには、ネットワークポロジ、各デバイスの初期化コマンド、周期的に送信するコマンドが記述されます。ENI ファイルはマスタが読み込み、このファイルに従ってコマンドを送信します。詳しい技術情報は、[ETG.2100](#) EtherCAT ネットワーク情報仕様書(EtherCAT Network Information Specification)を参照してください。

### 1.2.2. マスタシステム

- ハードウェア: EtherCAT マスタの唯一のハードウェア要件は標準のネットワークインタフェースコントローラ (Network Interface Controller; NIC, 100Mbit/s 全二重)を有することです。
- ソフトウェア: リアルタイムランタイム環境でネットワーク内のスレーブを動作させます。本書ではスレーブを対象としていますので、マスタソフトウェアの詳細は扱いません。マスタソフトウェアの製品情報は、ETG ウェブサイトの [製品ガイド\(Product\)](#)のページを参照してください。

### 1.2.3. スレーブデバイス

Figure 2 にスレーブの構造に着目した EtherCAT ネットワークを示します。スレーブは大きく 3 つの構成要素からなります。

- 物理層(PL): ネットワークインタフェース
- データリンク層(DL): EtherCAT スレーブコントローラ (EtherCAT Slave Controller; ESC, 通信モジュール)と EEPROM
- アプリケーション層(AL): ホストコントローラ (別名、アプリケーションコントローラ、またはマイクロコントローラ、 $\mu$ C)




Figure 2: EtherCAT スレーブの構造

詳細としては、スレーブは次の構成要素からなります。デバイスの設計に対するこれらの構成要素の選定基準と開発方法は、セクション 2.3 で説明します。

#### • 標準 Ethernet 物理層の構成要素 (ネットワークインタフェース)

ネットワークインタフェースはフィールドバス信号を処理する物理層(PHY)の構成要素です。この部分がスレーブコントローラ(ESC)へネットワークのデータを転送したり、ESC からネットワークへ信号を送出したりします。この物理層は標準 Ethernet(IEEE 802.3)で規定された国際規格に準拠しています。

- i. コネクタ・ケーブル:
 

Ethernet ケーブルコネクタ。標準 RJ45 コネクタ(推奨)または M12 D-code コネクタを使用可能。  
EtherCAT ケーブルとしては、カテゴリ 5 以上のシールド付きツイストペア(CAT 5e STP)を推奨。装置を使用する環境に対応したケーブルを選定してください。
- ii. ii. マグネティックス:
 

ガルバニック絶縁用パルストランス
- iii. 標準 PHY:
 

Ethernet フレームを送受信するためのハードウェア機能を実装した IC チップ。回線変調信号とバイナリパケット信号間のインタフェース。詳しくは PHY 選定ガイド(PHY Selection Guide)を参照してください。

E-Bus (LVDS)ではガルバニック絶縁は不要であり、コネクタの形状はベンダ固有となります。ケーブルによる外部接続には 100BASE-TX の使用を推奨します。

• **EtherCAT スレーブコントローラ(EtherCAT Slave Controller; ESC)とプロセスデータインタフェース (Process Data Interface; PDI)**

ESC は EtherCAT 通信のための IC チップです。ESC は EtherCAT フレームをオンザフライで操作することにより、リアルタイムで EtherCAT プロトコルを処理し、レジスタやデュアルポート RAM(DPRAM)を介して EtherCAT マスタとスレーブ内のアプリケーションコントローラ間のデータ交換を行うインタフェースとして機能します。

ESC は FPGA(フィールドプログラマブルゲートアレイ)または ASIC(アプリケーション専用 IC)のいずれかして実装します。ESC が完全に EtherCAT フレームを処理するので、原則として EtherCAT スレーブによらない同一の処理速度になります。この性能はホストコントローラの速度に依存しません。つまり、ホストコントローラはイーサネットフレームのフォワードには関与しないのでそのリソースを全てスレーブアプリケーションの実行に使用できます。ホストコントローラの処理速度はホストアプリケーションの要件から選定します。

ESC は EtherCAT フレームをオンザフライで処理し、プロセスデータインタフェース(Process Data Interface; PDI)経由で内部のホストコントローラまたはデジタル I/O にデータを供給します。ESC によりサポートしている PDI は異なり、最も一般的な PDI には下記のようなものがあります。

- i. 最大 32 ビットのデジタル I/O
- ii. シリアルペリフェラルインタフェース(Serial Peripheral Interface; SPI)
- iii. 8/16 ビット 同期/非同期マイクロコントローラインタフェース(Microcontroller Interface; MCI)
- iv. FPGA の場合: 固有のオンボードバス(Altera 社の Avalon や Xilinx 社の OPB)

プロセスデータとパラメータは ESC 内の DPRAM を介して送受信されます。ESC ハードウェアにはデータの一貫性を保証するためのメカニズムがあります(EtherCAT プロトコル仕様で定義、例: シンクマネージャ(SM)、セクション 1.3.4)。

FPGA による実装の場合、ESC は EtherCAT 通信とアプリケーション固有の機能を実現する IP core として提供されます。フィールドバスメモリ管理機能(FMMU)やシンクマネージャの数、DC のサポートや PDI の選択(セクション chapter 2.3)など EtherCAT 機能は、デバイスの実装に合わせて設定が可能です。

FPGA への実装方法には 2 つの選択肢があります。1 つは、ESC とソフトコア  $\mu$ C を統合する方法です。この場合、FPGA のオンボードバスを PDI として使用します。もう 1 つの選択肢は、FPGA を ESC 機能として個別に使用し、外部に  $\mu$ C を  $\mu$ C/SPI 経由で接続する方法です(Figure 3)。




Figure 3: EtherCAT スレーブの FPGA による実装

IP Core を設定するための Altera や Xilinx の開発環境へのプラグインが提供されています。IP Core は Beckhoff Automation GmbH から販売され、FPGA デバイスに対して様々なライセンスモデルがあります。

• **EEPROM (ESC 設定データとアプリケーション固有データ)**

EtherCAT スレーブ内の EEPROM はスレーブ情報インタフェース(Slave Information Interface; SII)と呼ばれ、ESC のハードウェアの設定情報が保存されています。ESC は起動時にこのデータをレジスタにロードします。これにより、ESC は SII で定義された PDI を有効化し、スレーブ内のホストコントローラが DPRAM をアクセスできるようになります。

EEPROM は ESI ファイルに基づき(EtherCAT ネットワーク経由で)設定ツールを使用して書き込みできます。アクセス権を割り当てることで  $\mu\text{C}$  から EEPROM へアクセスできます。しかし、EEPROM は I<sup>2</sup>C(Integrated Circuit)データベースで ESC に接続されているため、EEPROM は常に ESC 経由でアクセスすることになります。

#### • アプリケーション層(AL)/ホストコントローラ ( $\mu\text{C}$ )

通信ソフトウェアやデバイス固有のソフトウェアのようなアプリケーション層サービスはスレーブ内の  $\mu\text{C}$  に実装します。このコントローラでは以下の項目を実行します。

- i. スレーブデバイスの EtherCAT ステートマシン(EtherCAT State Machine; ESM)(セクション 1.3.7)
- ii. スレーブアプリケーションによるプロセスデータの交換(例、アプリケーションと設定パラメータ、オブジェクトディクショナリ)(セクション 2.3.6)
- iii. 非周期データの交換用のメールボックス (Mailbox) ベースのプロトコル(CoE, EoE, FoE)(セクション 1.3.6)
- iv. デバイスが EoE をサポートする場合、オプションで TCP/IP スタック

$\mu\text{C}$  の性能はデバイスアプリケーションの実行のみに関連し、EtherCAT 通信には影響しません。多くの場合、8ビット  $\mu\text{C}/\text{PIC}$  で充分です。

#### • EtherCAT スレーブ情報(EtherCAT Slave Information; ESI)ファイル

各 EtherCAT デバイスは EtherCAT スレーブ情報(EtherCAT Slave Information; ESI)ファイルの添付が必須です。ESI ファイルは XML 形式のデバイス記述文書です。デバイスの機能や設定の情報は ESI ファイルで提供します。ESI ファイルは設定ツールがネットワーク情報(ENI)をオフラインで構築するために使用します(例、プロセスデータの構造、初期化コマンド)。

ESI ファイルの記述内容の詳細については [ETG.2000](#) EtherCAT スレーブ情報仕様書(EtherCAT Slave Information Specification)を参照してください。セクション 2.4.1 にも関連情報があります。

#### • デバイス固有の HW/SW

最後に、追加機器やベンダ固有のハードウェアやソフトウェアをデバイスの機能として実装します。例えば、センサの光学装置、ゲートウェイのコネクタ、ディスプレイなどです。このハードウェアはホストコントローラに接続されますが、ここでは EtherCAT の機能の一部として扱いません。

### 1.3. EtherCAT 技術の概要

このセクションでは基本的な EtherCAT スレーブの特長と機能を簡単に説明します。詳しくは、セクション 1.1 の参考文献を参照してください。

#### 1.3.1. フレーム処理順序

ESC には最大で 4 個のポートがあります。ポート 0 は IN ポートとして使用します。スレーブには少なくとも 2 個の EtherCAT ポートを装備してください。スレーブが 2 個のポートをもつ場合、ポート 0 と 1 を使用します(例、モジュラデバイス)。

Figure 4 のようにスレーブ内部のフレーム処理はポート間を巡回する構造となっており、どのような EtherCAT ネットワークトポロジの構成でも常に論理的にリング構造となります。ESC はポート 0 で上流(マスタ)側に、ポート 1~3 は下流(後続のスレーブ)側に接続されます。フレーム処理はポート 0 の直後に位置する EtherCAT 処理ユニット (EtherCAT Processing Unit; EPU) で一度だけ実行されます。したがって下流側から戻ってきたフレームが再度処理されることはなく、次のポートに渡されるか(図のポート 1)、またはポート 0 に戻ります(図のポート 2)。




Figure 4: 4ポートのESCとフレーム処理順序

EtherCAT フレーム(EtherType が 0x88A4 の Ethernet フレーム、Figure 5) は ESC がオンザフライ<sup>1</sup>で処理します。EtherCAT データグラムは全フレームを受信する前に逐次処理されます。Figure 5 (1)はリアルタイム通信に使用する EtherCAT フレームを表し、Figure 5 (2) は EtherCAT フレームが IP でルーティング、つまりソケット経由で行われます。しかし、IP はジッタの原因となるのでリアルタイム通信には使用せず、テスト目的でのみ使用します。データが破損している場合、フレームチェックシーケンス(Frame Check Sequence; FCS)は一致せず、スレーブは受信データを DPRAM にコピーしないのでスレーブのアプリケーションコントローラには破損データはフォワードされません。




Figure 5: EtherCAT フレームの構造

### 1.3.2. スレーブ情報インタフェース(Slave Information Interface; SII)

ESC 内の DPRAM は揮発性メモリのため、スレーブ情報インタフェース(Slave Information Interface; SII)と呼ばれる EEPROM(不揮発性メモリ)が接続されます。SII はスレーブの識別情報や ESI ファイルに対応したスレーブ機能の情報を Figure 6 のように保存します。EEPROM の内容はスレーブ開発ベンダが設定します。EEPROM の情報は ESI ファイルから作成できます。SII の仕様は [ETG.1000.6](#) と EtherCAT ナレッジベースを参照してください。

<sup>1</sup> アニメーションが <https://www.youtube.com/watch?v=z2OagcHG-UU> にあります。




Figure 6: EEPROM Table of Register Values

### 1.3.3. フィールドバスメモリ管理ユニット(Fieldbus Memory Management Unit; FMMU)

フィールドバスメモリ管理ユニット(Fieldbus Memory Management Unit)はマスタの(論理)プロセスデータイメージからスレーブデバイスの物理(内部)メモリへの割付けに使用します。マスタのイメージ内のプロセスデータはタスクごとに構成されます。これに関連して、マスタは同じ EtherCAT データグラム内にスレーブのプロセスデータを自動的にグループ化してデータを割り付けるように FMMU を設定します。このようにマスタ内のプロセスデータのマッピングは不要となり CPU タイムやネットワーク帯域を削減できます。




Figure 7: FMMU によるプロセスデータのマッピング例

### 1.3.4. シンクマネージャ(SyncManager; SM)

EtherCAT ネットワーク(マスタ)側と PDI(スレーブ内 μC)の両方が ESC 内の DPRAM をアクセスするため、DPRAM のアクセスにはデータのー貫性を保証する仕組みが必要です。シンクマネージャは DPRAM への同時アクセスからデータを保護するメカニズムです。スレーブが FMMU を使用する場合、対応するデータブロックに対するシンクマネージャは DPRAM と FMMU 間に位置します。EtherCAT シンクマネージャには 2 つの動作モード、メールボックスモードとバッファモードがあります。

### メールボックスモード(Mailbox Mode)

メールボックスモードはデータ交換に対するハンドシェイクのメカニズムの実装です。EtherCAT マスタと  $\mu$ C アプリケーションはバッファへのアクセス権をもう一方がアクセスを完了した後にだけ与えます。送信側がバッファに書き込みを行うと、受信側がデータの読み出しを完了するまでバッファは書き込みに対してロックされます。一般的にメールボックスモードはアプリケーション層プロトコルや非周期データの交換(例、パラメータ設定)に使用します。




Figure 8: メールボックスモードのシンクマネージャ

### バッファモード(Buffered Mode)

バッファモードは常に EtherCAT マスタと  $\mu$ C アプリケーションの両側から通信バッファへのアクセスが可能であるため、一般的に周期データ、すなわちプロセスデータの交換に使用します。送信側はいつでもバッファの内容を更新できます。バッファが受信側の読み出しより早く書き込まれた場合、古いデータは失われます。このように受信側は送信側が書き込んだ、常にコンシステントな最新のバッファ内容を取得します。

注) バッファモードで実行しているシンクマネージャは DPRAM に割り当てたプロセスデータサイズの 3 倍の大きさがが必要です。




Figure 9: 3-バッファモードのシンクマネージャ

#### 1.3.5. ディストリビュートクロック(Distributed Clocks; DC)

ディストリビュートクロック(Distributed Clocks)は、EtherCAT セグメント内にあるスレーブ間の高精度時刻同期機能です。DC 機能に対応するスレーブの ESC の時刻同期に対し、1  $\mu$ s 以内の精度を実現します。

DC 機能の実装の必要性は、そのスレーブが時刻同期を必要な用途に使用するかによります。例えば、複数のサーボドライブが連係して動作するような装置では各軸間の高精度時刻同期がその連携に必要となります。このため、サーボドライブのようなスレーブの多くは他のスレーブとの時刻同期を行うために DC 機能を実装しています。このように DC 機能はサーボドライブや、それらと同期して動作するための I/O スレーブに実装することを推奨します。

### 1.3.6. データ構造と通信プロトコル

通信データは周期的または非周期的に交換され、データサイズは固定または任意の長さを設定できます。非周期的データ交換に対しては EtherCAT ではメールボックス通信プロトコル(CoE, SoE, EoE, FoE, AoE)があります。周期的データはプロセスデータオブジェクト(Process Data Objects; PDOs)と呼ばれ、PDO サイズは固定長または可変長です。以下にメールボックスプロトコルを説明します。

#### CoE: CAN application protocol over EtherCAT

これは、非周期データへアクセスするための最も一般的な EtherCAT 通信プロトコルです。CoE は周期データ交換で使用する PDO を設定するためのメカニズムでもあります。

CoE を使用する EtherCAT デバイスには、そのデバイスの種類に対応したデバイスプロファイルがあります。例えば、EtherCAT は CiA402 ドライブプロファイル(IEC61800-7-201)に対応しています。詳しい内容は、[ETG.6010](#) CiA402 ドライブプロファイルの実装指針(Implementation Directive for the CiA402 Drive Profile)を参照してください。

その他に [ETG.5001](#) モジュラデバイスプロファイル仕様(Modular Device Profile Specification)では CoE で使用するオブジェクトディクショナリの標準化された構造を定義しています。特に、ゲートウェイやバスカプラに対し、この構造を使用すると機器の設定方法が容易になります。

#### SoE: Servo drive profile over EtherCAT

SERCOS インタフェース<sup>1</sup>は特にモーション制御アプリケーション用のインタフェースです。サーボドライブ用の SERCOS プロファイルは IEC61800-7 規格で規定されています。EtherCAT への適用は [ETG.1000.3](#) に記述されています。

サービスチャンネル(ドライブの全てのパラメータや機能にアクセスする SERCOS のインタフェース)は EtherCAT メールボックスとなります。IDN の値、アトリビュート、名前、ユニット等へのアクセス方法は SERCOS プロトコルとの互換性があり、データ長の制限については拡張を行っています。SERCOS のプロセスデータは EtherCAT スレーブコントローラの仕組みを使って送受信されます。

#### EoE: Ethernet over EtherCAT

EtherCAT 技術は完全に Ethernet 互換であるだけでなく、そのプロトコルはその他の Ethernet ベースのサービスやプロトコルを同じ物理ネットワーク上で使用できます。Ethernet フレームは EtherCAT プロトコル経由でトンネル化され、これは(VPN や PPPoE(DSL)等のような)インターネットアプリケーションの標準的な手法です。EtherCAT ネットワークは Ethernet デバイスに対して完全に透過性があり、リアルタイム性が損なわれません。

EtherCAT デバイスは、オプションでその他の Ethernet プロトコルを提供することが可能であり、標準 Ethernet デバイスのように機能します。マスタはレイヤ 2 スイッチのように機能し、アドレス情報にしたがって宛先のデバイスへフレームをリダイレクトします。これにより、全てのインターネット技術が EtherCAT 環境でも使用できます。例えば、スレーブ内蔵のウェブサーバ、E-mail、FTP 通信などがあります。

#### FoE: File Access over EtherCAT

EtherCAT は FoE プロトコルを簡易ファイルアクセスとして提供します。デバイスは、例えばブートルード状態になり、EtherCAT ネットワーク経由でホストコントローラへのファームウェアのダウンロードをサポートします。これにより標準化されたデバイスへのファームウェアのダウンロードが可能となり、TCP/IP をサポートする必要がなくなります。

### 1.3.7. EtherCAT ステートマシン

スレーブは現在どの機能が使用可能であるかという状態を示すステートマシンを実行します。EtherCAT ステートマシン(EtherCAT State Machine; ESM)を Figure 10 に示します。

マスタは ESM のリクエストとしてスレーブ ESC の AL Control レジスタに値を書き込みます。リクエストされた状態に対してその設定が有効な場合、スレーブは AL Status レジスタを設定することによりその状態の確認

<sup>1</sup> SERCOS interface is a trademark of the SERCOS International e.V.

応答を行います。状態遷移が不可能な場合、スレーブは AL Status レジスタにエラーフラグをセットし、AL Status Code レジスタにエラーコードを書き込みます。




Figure 10: EtherCAT スレーブのステートマシン

スレーブのステートを Table 2 に示します。詳しい内容は [ETG.1000.6](#) を参照してください。

Table 2: EtherCAT ステートマシンの説明

状態	使用可能な機能
Init (INIT)	Init 状態。アプリケーション層の通信は不可。 マスタは DL-information レジスタだけにアクセス権可能。
Pre-Operational (PREOP)	Pre-Operational 状態。 アプリケーション層へのメールボックス通信が可能だがプロセスデータ通信は不可。
Safe-Operational (SAFEOP)	Safe-Operational 状態 アプリケーション層へのメールボックス通信が可能。プロセスデータ(入力のみ)通信が可能。SafeOp では入力だけが評価され出力は安全状態(safe state)を保持。
Operational (OP)	Operational 状態。プロセスデータは入力と出力の両方が有効。
Bootstrap (BOOT)	Bootstrap 状態。オプションだが、ファームウェアのアップデートが必要な場合に推奨。 プロセスデータ通信は不可。通信はアプリケーション層へのメールボックス通信のみ可能。 大サイズのメールボックスのような特別なメールボックス設定が可能。 この状態では一般的にファームウェアのダウンロードに FoE プロトコルを使用。

各 EtherCAT 状態遷移の初期化情報は設定ツールによって ESI に基づき、ネットワーク情報(ENI)ファイルに保存されます。各スレーブは必要な初期化コマンドを各状態遷移時に取得します。EtherCAT マスタはネットワーク内の EtherCAT スレーブごとに徳利してステートマシンを管理します。状態遷移の制御手順を Figure 11 に示します。




Figure 11: EtherCAT ネットワークの初期化

(コンプレックス、すなわちホストコントローラを使用した)EtherCAT スレーブの開発に対しては、状態遷移コマンドの処理は必須です。ステートマシン機能の必要条件は、EtherCAT スレーブデバイスへの状態遷移のリクエストを正しく処理し、確認応答をすることです(AL Controlレジスタの読み出しと AL Status レジスタへの書き込み)。マスタが状態遷移のリクエストを送信するとき、スレーブ内の  $\mu\text{C}$  で要求された状態が有効となり、関係するレジスタおよびアプリケーション設定が完了するまでは確認応答を行ってはいけません。スレーブが Operational 状態に移行するとマスタはプロセスデータの交換を開始します。ステートマシンの処理は EtherCAT コンフォーマンステストツールのテスト項目となっています。

Table 3: EtherCAT ステートマシンの遷移<sup>1</sup>

状態遷移	マスタからスレーブへの設定内容
INIT→PREOP (IP)	マスタによる EEPROM からの Vendor ID, Product Code および Revision Number の読み出しと以下の設定 <ul style="list-style-type: none"> <li>- DL Control レジスタ(レジスタ 0x0100:0x0103)</li> <li>- メールボックス通信のための SyncManager レジスタ (レジスタ 0x800+)</li> <li>- DC 時刻同期の初期化(サポートしている場合)</li> </ul> AL Control レジスタ(レジスタ 0x120)への書き込みによるマスタからの PreOp 状態への遷移リクエストおよび AL Status レジスタ(レジスタ 0x130)による状態確認待ち。
PREOP→SAFEOP (PS)	マスタによるメールボックス通信経路のパラメータ設定、すなわち <ul style="list-style-type: none"> <li>- (可変の場合)プロセスデータマッピング(Process Data Mapping)</li> <li>- プロセスデータ用シンクマネージャのレジスタ</li> <li>- FMMU レジスタ(0x600 以降)</li> </ul> マスタによる SafeOp 状態へのリクエスト(AL Control レジスタ 0x0120[4])と AL Status レジスタによる状態確認待ち
SAFEOP→OP (SO)	マスタによる有効な出力データの送信と Op 状態へのリクエスト(AL Control レジスタ 0x0120[8])と AL Status レジスタによる状態確認待ち
Error INIT Error PREOP Error SAFEOP	不正な ESC レジスタ設定(DC, FMMU, シンクマネージャなど) AL Status Code レジスタ(レジスタ 0x134)によるエラー原因の読み出し

<sup>1</sup>詳しい情報は [ETG.1000](#) EtherCAT 仕様書 (パート 6, Table 103) を参照してください

## 2. EtherCAT スレーブの実装

この章では一般的なスレーブ開発の手順を説明します。各段階の概要はセクション 2.1 で述べます。各段階は図内のセクションでより詳しく解説しています。セクション 2.2 では開発の体系を示し、セクション 2.3 から 2.6 では開発段階の詳細な説明を行います。ここでは、開発の注意事項についても触れています。セクション 2.7 と 3 章では ETG によるサポートについて述べます。

### 2.1. 一般的な開発手順 - ステップ・バイ・ステップ

一般的な EtherCAT スレーブ開発の手順を以下の図に示します




Figure 12: EtherCAT デバイスの開発手順

## 2.2. 開発の体系

### 2.2.1. 開発期間

一般的に、標準的な EtherCAT マスタで動作するスレーブを新規に開発し動作状態にするまでには約 6~8 週間であるといわれています。アプリケーション固有部分の開発もこの期間に含まれています。

デバイスのハードウェア設計はデバイスの種類( $\mu\text{C}$  の有無)やポート(MII または LVDS)の数に依存します。Table 4 にスレーブデバイスに必要な構成要素を示します。

Table 4: EtherCAT デバイスの開発/設定の構成要素

	カテゴリ	Simple Device (no $\mu\text{C}$ , dig. I/O)	Complex Device (with $\mu\text{C}$ )
ハードウェア	ホストコントローラ	--	マイクロコントローラ プログラム用メモリ(ROM) RUN (ERR) LED
	ESC	ESC (ASIC/IP Core) EEPROM	
	ポート接続	MII: Plug, TRAFO, PHY, R/C Link/Activity LED LVDS: キャパシタ/抵抗 (R/C) (Link/Activity LED)	
	ケース	ケースのデザイン、追加ハードウェアなど	
ソフトウェア	ホストアプリケーション	--	マイクロコントローラ内アプリケーション /FW EtherCAT 通信
	デバイス記述	ESI ファイル EEPROM configuration	
	ドキュメント	EtherCAT スレーブデバイスのドキュメント	

### 2.2.2. ETG メンバーシップと Vendor ID

各 EtherCAT 準拠デバイスには EtherCAT Technology Group(ETG, 3 章)が割り当てた世界中で一意的 Vendor ID をデバイス内に登録する必要があります。

ETG メンバーシップは無料であり、[ETG Membership By-Laws](#) がメンバーシップの規約です。メンバーシップの申し込みは [info@ethercat.org](mailto:info@ethercat.org) に E-mail でその旨を送付してください。

Vendor ID に関する規約は [ETG.9002 Vendor ID Policy](#) に記載されています。Vendor ID の申し込みは [オンライン](#) で行えます (メンバーシップのログインアカウントが必要)。Vendor ID も無料です。EtherCAT Vendor ID はコンFORMANCEテストの要件として必須です。

### 2.2.3. EtherCAT コンFORMANCEテストツールのライセンス

EtherCAT コンFORMANCEテストツール(Conformance Test Tool; CTT)のライセンス購入が必要な理由は以下の 2 つです。

- CTT を使用すると、自己テストでプロトコルの仕様適合性を確認することで EtherCAT デバイスの開発を支援し、公式 EtherCAT コンFORMANCEテストの準備をサポートします(セクション 3.4)。CTT にはデバイスの開発とテストをサポートする多くの機能が盛り込まれています。例えば、スクリプトで動作を記述しリモートコントロールできます。
- デバイスを市場で販売するときに、CTT による自己テストの合格は必須です。

CTT が実施するテストは ETG のコンFORMANCE TWG(Technical Working Group)が定義します。CTT のソフトウェアは Beckhoff Automation GmbH and Co. KG から提供します。

**重要事項:** CTT の長期的な提供を可能とするため、例えば、新しいオペレーティングシステムのサポート追加などのソフトウェアメンテナンスを保証するために 2008 年の ETG メンバー総会において全会一致で次の内容を決定しました。

CTT は 1 年使用契約であり、毎年自動更新とする。更新ライセンスファイルはベンダに自動的に送付される。EtherCAT スレーブを市販する、もしくは自社装置に組み込むなどの用途で自社用に製造する各 EtherCAT スレーブメーカは有効な使用契約を取得し、維持しなければならない。

この使用契約を解除する前に ETG の定める規約(特に ETG.9003 Conformance Test Policy)に違反しないことを確認する義務を負う。契約解除するには、原則として更新ライセンスが有効となる日から 3 ヶ月前の通告をすること。

**サポートは [ETG\(comformance@ethercat.org\)](mailto:comformance@ethercat.org)が行います。**

## 2.3. EtherCAT スレーブの設計

EtherCAT の機能は、開発対象のスレーブの要件に合わせて選択します。したがって、EtherCAT スレーブデバイスを開発するには、開発者は EtherCAT の各機能の中でどの機能を選択すべきかを決定するためにデバイスの要件について認識しておく必要があります。

以下に、デバイスに必要な EtherCAT 機能の観点からどの ESC を選択すべきかを決定するための設計基準の概要を説明します。ここで選択した内容は設定データとして ESI ファイルおよび EEPROM に記録します。

### 2.3.1. EtherCAT ネットワークへのバスインタフェース

必要とするバスインタフェースのサポートは ESC 選定するうえで最も考慮しなければならない点です。ESC の主要な選定基準の 1 つです。

スタンドアロンのデバイスは MII(Media Independent Interface)を使用し、100Base-TX または 100Base-FX ケーブルでネットワークに接続します。バックボーン接続にて連結するモジュラデバイスでは LVDS(Low Voltage Differential Signaling)が内部物理層として使用できます。モジュラデバイスから外部インタフェースへのアクセスは 100Base-TX/FX から LVDS へ物理層を変換するためのコンバータが必要です。

**アプリケーションノート:** スタンドアロンデバイスはライン型接続ができるように最低 2 個の MII ポート(RJ45 または M12 D コード)をサポートすべきです。接続のための論理ポートはポートの使用数に基づいて決定します。標準的な 2 ポートの構成ではポート 0 とポート 1 を使用します。PHY は [PHY 選定ガイド\(Selection Guide\)](#)を参考に選定してください。

### 2.3.2. EtherCAT スレーブコントローラ (ESC) と PDI

ESC は EtherCAT ネットワークとホストコントローラ(デバイスのアプリケーションコントローラ)あるいはデジタル I/O(ホストコントローラを使用しない場合)間の通信インタフェースを提供するコントローラです。

基本的に ESC は ASIC または FPGA+IP Core として実装します。両者の EtherCAT 機能は同一であり、どちらのタイプを選択するかはベンダの決定に依存します。ASIC を選択したい場合は追加で EEPROM が必要となり、一般的に DPRAM サイズは 64kbyte に制限されます(サイズは ESC に依存)。

FPGA プログラムに十分な経験を持ち、IP Core(Intellectual Property Core)のライセンスがある場合は、FPGA による実装を選択することになります。FPGA は ASIC と EEPROM を実装するだけの基板面積を取れないような場合も選択肢になります。

現在提供されている ASIC と FPGA の概要は Section II の 4 章や [ESC 製品ガイド \(Product Guide\)](#)にあります。以下に ESC 選定基準の情報について詳しく解説します。

#### • EtherCAT ポートの数と種類(MII, LVDS)

基本的に EtherCAT デバイスは 2 つのポートをもち、ライントポロジで接続します。ポートの数や種類は ESC 選定基準の重要ポイントです。

### • プロセスデータ交換のインタフェース(PDI)

ASIC について、シンプルデバイスは通常  $\mu\text{C}$  のソフトウェアによるアプリケーションロジックは不要ですが、デジタル I/O しか対応できません。コンプレックスデバイスは、SPI(Serial Peripheral Interface)またはパラレルポートとして 8/16 ビット同期/非同期 マイクロコントローラインタフェース(MCI)経由で接続します。

EtherCAT IP Core を使用する場合には、FPGA 固有のオンボードバスを PDI として使用し、ESC、EEPROM および  $\mu\text{C}$  は IP Core と統合します。例えば、Altera デバイスでは Avalon、Xilinx デバイスでは OPB です。

### • DPRAM サイズとシンクマネージャ数

EtherCAT ネットワークと  $\mu\text{C}$  間の周期および非周期データの交換には DPRAM を使用します。シンクマネージャは DPRAM 内のデータの一貫性を保証します。各 ESC には 4kbyte のレジスタ(アドレス 0x0000 ~0x0FFF)があり、(EtherCAT と PDI 通信のための)パラメータ設定のために予約されています。

メールボックスとプロセスデータはその後ろの DPRAM (ユーザメモリともいう)経由で交換します。EtherCAT ではユーザメモリのアドレス指定を 60kbyte まで使用できます。ASIC は 1kbyte から 8kbyte の DPRAM をもち、IP Core は全アドレス空間を使用できる 60kbyte のユーザメモリを設定できます。

**アプリケーションノート:** 標準的なシンクマネージャ(SM)設定は、

- 非周期データ出力につき 1 つの SM(Mailbox out、マスター→スレーブ)
- 非周期データ入力につき 1 つの SM(Mailbox in、スレーブ→マスタ)
- 周期データ出力につき 1 つの SM(Process Data out、マスター→スレーブ)
- 周期データ入力につき 1 つの SM(Process Data in、スレーブ→マスタ)

プロセスデータにおいて 3 バッファモードで動作する SM は物理メモリに対し実際のプロセスデータの 3 倍の長さが必要です。以下の表に 4 個の SM をどのように配置するかを示します。

Table 5: DPRAM サイズ計算の例

	シンクマネージャ	バッファ数	長さ [Byte]	長さの計 [Byte]
SM0	Output Mailbox	1	L_MbxOut	1*L_MbxOut
SM1	Input Mailbox	1	L_MbxIn	+ 1*L_MbxIn
SM2	Outputs	3	L_Out (TxPDO)	+ 3*L_Out
SM3	Inputs	3	L_In (RxPDO)	+ 3*L_In
				$\Sigma$ DPRAM サイズ

シンクマネージャはネットワークの初期化時にマスタから以下の設定を行って有効化します。

- **ESC の開始物理アドレス(Physical start address)**
- **データ長(Length)**
- **シンクマネージャ制御パラメータ:**
  - i. バッファタイプ(3 バッファ/メールボックス)
  - ii. アクセス方向(マスタ読み出し/マスタ書き込み)
  - iii. 割り込み設定(有効/無効)
  - iv. シンクマネージャウォッチドッグ設定(有効/無効)
  - v. シンクマネージャ設定(有効/無効)

このデフォルト値は ESI で設定します(セクション 2.4.1)。つまり、マスタはシンクマネージャを ESI の設定値を使用して初期化します。

### • フィールドバスメモリ管理ユニット(FMMU)の数

EtherCAT ネットワークでは全スレーブのメモリはマスタで論理メモリに割り当てられます。論理メモリは FMMU によって管理され、論理アドレスからスレーブの物理アドレスへマッピングします。デバイスの FMMU 設定では、各出力のメモリブロック、各入力のメモリブロック、オプションでメールボックスの状態応答のための FMMU が必要です。

**アプリケーションノート:** 標準的な設定では周期出力と周期入力データブロックのそれぞれと、メールボックスの応答を示すフラグをプロセスデータにマッピングする(この場合メールボックスのポーリングが不要)ためにオ

クションでもう 1 つ FMMU を使用します。例えば、Table 5 のように出力と入力をグループ化するときには Table 6 のように 3 つの FMMU を設定します。

Table 6: FMMU 設定

FMMU	シンクマネージャの割り当て	名称	長さ [Byte]
1	SM2	Outputs	L_Out (TxPDO)
2	SM3	Inputs	L_In (RxPDO)
3	SM0 & SM1	Mbx-SM Status Flags	Mbx In/Out Length

#### • ディストリビュートクロック(DC)によるスレーブデバイス間の時刻同期

デバイスが他のデバイスと高精度な時刻同期のサポートが必要な場合は、DC のサポートを考慮すべきです。ディストリビュートクロックは EtherCAT スレーブの DC 機能と呼ばれます(セクション 1.3.5)。スレーブの時刻はこのメカニズムで調整され、EtherCAT ネットワーク内のノード間で高精度な時刻同期が可能となります。

#### 2.3.3. EEPROM

EEPROM は ESC の外部に実装され、I2C 経由のポイント・ツー・ポイントで接続します。EEPROM のサイズにしたがって EEPROM\_SIZE 信号を設定します。詳しくは[ナレッジベース](#)の項目“EEPROM”を参照してください。

EEPROM(SII)拡張リンク検出(Enhanced Link Detection setting)については ESC メーカーの文書を参照してください。

#### 2.3.4. アプリケーションコントローラ(ホストコントローラ、 $\mu$ C)

スレーブ内ソフトウェアアプリケーションによるデバイスの機能設計には、どのような 8/16 ビットの同期/非同期マイクロコントローラでも ESC に接続できます。アプリケーションコントローラは PDI(Process Data Interface) を介して ESC と通信します。

ホストコントローラ上のアプリケーションソフトウェアを開発するために、スレーブスタックコード(Slave Stack Code; SSC) のようなサンプルソフトウェアスタックが通信部の実装部について使用可能です。デバイスが 32 ビットまでのデジタル I/O インタフェースであればアプリケーションコントローラや通信ソフトウェアは不要です。

多くの場合、開発者は EtherCAT デバイスにアプリケーションコントローラとして経験のあるマイクロコントローラを使用できます。アプリケーションソフトウェアが既にある場合(例、他のフィールドバス用)、それを EtherCAT デバイスに使用することも可能です。

ホストコントローラ上の通信ソフトウェアのソースコードサイズは約 70kbyte です。以下の機能は(スレーブスタックコードの)一般的な設定です。

- EtherCAT ステートマシン(ESM), エラーハンドリングを含む
- デバイス診断
- シンクマネージャイベントによるマスタ・スレーブデータの同期(非 DC)
- メールボックス CoE
- プロセスデータオブジェクトに対するオブジェクトディクショナリ(20 オブジェクト)
- CoE サービス、CoE Info サービスを含む、分割送信には非対応

#### 2.3.5. アプリケーション層通信プロトコル

EtherCAT はアプリケーション層として複数のプロトコル(セクション 1.3.6)を使用し、製品開発に必要な仕様を実装できます。ここでは簡単に各プロトコルに実装する内容を説明します。

- CAN application protocol over EtherCAT (CoE)
  - 非周期データ交換、周期データ交換のための PDO を設定するメカニズムとして CoE(SDO Info サポート付き)を実装します。

- Servo drive profile over EtherCAT (SoE)  
SoE は CiA402 とは別のドライブプロファイルです。SERCOS インタフェースの経験のあるドライブベンダがよく使用しています。
- Ethernet over EtherCAT (EoE)  
EoE は多くの場合 EtherCAT 経由でウェブサーバインタフェースを提供するために使用します。また、標準 Ethernet ポートを EtherCAT セグメント内に分散配置する目的でも使用できます。
- File Access over EtherCAT (FoE)  
デバイスが EtherCAT 経由のファームウェアダウンロードをサポートする場合に FoE をサポートします。FoE は TFTP に基づいています。このプロトコルによって高速ファイル転送が可能となり、また、小さなプロトコルの実装で実現できます。
- ADS over EtherCAT (AoE)  
AoE は次のような用途のために規格化しました。例えばフィールドバスゲートウェイでは、ゲートウェイの先に接続したフィールドバススレーブに対し、AoE を使用してそれらのオブジェクトディクショナリにアクセスできるようになります。このプロトコルはルーティング可能であり、ゲートウェイ越しのフィールドバススレーブに並列にリクエストを送信できます。AoE は CoE のような意味論的な概念(データ型、データ構造など)はありません。

**アプリケーションノート:** CoE の実装例を下図に示します。




Figure 13: CoE を実装した場合のスレーブ構造

ユーザアプリケーションは  $\mu\text{C}$  上にデバイス固有の各種機能を実装して実行します。EtherCAT スタックベンダが提供するスレーブソースコードは [製品ガイド](#)(テキスト検索: スレーブスタック)にあり、これを利用して既存のソフトウェアを EtherCAT に対応するようにアプリケーションを開発します。

**アプリケーションノート:** EtherCAT スレーブスタックコード(Slave Stack Code; SSC)

[SSC](#) は Beckhoff の無償のサンプルコードであり、ESC へのインタフェース機能をもっています。ハードウェアに依存しないソフトウェア開発では SSC は評価キット上で実行でき、製品の仕様に対応した実装のカスタマイズを行えます。Figure 14 にユーザ固有のデバイスアプリケーションと ESC とのインタフェースおよび SSC の構成を示します。




Figure 14: スレーブスタックコードの概要

アプリケーションノート: EtherCAT スレーブプロトコルスタック

Hilscher や HMS はそれぞれ netX や AnyBus のデュアルポートメモリインタフェース(DPM)対応のスレーブコントロールスタックを提供し、ユーザアプリケーション用 API が使用できます。Figure 15 にユーザ固有のデバイスアプリケーションと ESC とのインタフェースおよび SSC の構成を示します。




Figure 15: スレーブコントロールスタック

ETG ウェブサイトの [EtherCAT 製品ガイド](#)にてその他の入手可能なサンプルスタックのリストを提供しています。以下のフィルタを設定してください。

**EtherCAT Product Guide**  
Filter

Main Interest:

Subject:

Company:

Certified products:

Text Filter\*:

Figure 16: SSC 製品のテキストフィルタ

### 2.3.6. デバイスプロファイル(Device Profile)

デバイスプロファイルは、特定のデバイスに対して共通のアプリケーションインタフェースを定義します。デバイスプロファイルはステータスワード、コントロールワード、設定値、現在値および標準パラメータなどに識別子(CoE インデックス)とデータ型を定義します。PLC プログラムなどのマスタアプリケーションは、例えば様々なメーカーのドライブなどに同一のデータ構造を使用できます。

EtherCAT 使用では各種プロファイルを規定し、以下のようなものがあります。

- **ドライブプロファイル**  
ドライブプロファイルは IEC 61800-7 に準拠し、CiA402 ドライブプロファイルと Sercos™ ドライブプロファイルの EtherCAT への適用を含んでいます。ETG.6010 Implementation Directive は EtherCAT に対する CiA402 ドライブプロファイルを詳しく解説し、理解をサポートします。
- **モジュラデバイスプロファイル(MDP)**  
MDP は CoE オブジェクトディクショナリの構成に対する一般規則を提供します。フィールドバスゲートウェイのようなデバイス固有のプロファイルもあります。仕様書番号は ETG.5001 です。
- **SEMI デバイスプロファイル**  
ここでは、半導体製造産業で使用する一連の各種デバイスプロファイルを定義しています。主に前工程に焦点を当て、ポンプ、バルブ、マスフローコントローラ、温調などが対象です。仕様書番号は ETG.5003 であり、基本構成は ETG.5001 とほぼ同様です。

オブジェクトディクショナリは 2 次元のリストとして説明できます。各リストのエントリはインデックス(0x0000 - 0xFFFF)で定義され、各インデックスがオブジェクトとなります。各オブジェクトは最大 255 個のサブインデックスをもつことができ、これらもオブジェクトエントリです。オブジェクトリストは、Table 7 のように機能ごとに使用する領域が決まっています。

Table 7: モジュラデバイスプロファイルのオブジェクトエントリ

オブジェクトインデックス範囲	予約先	コメント	
0x0000 - 0x0FFF	データタイプ領域	データタイプの定義	
0x1000 - 0x1FFF	通信領域	通信パラメータ、設定等	
0x2000 - 0x5FFF	ベンダ固有領域	ベンダ固有のパラメータ定義	
0x6000 - 0x6FFF	デバイス固有領域 プロファイル固有エリア	入力領域	入力オブジェクトのプロセスデータ(TxPDO にマッピング)
0x7000 - 0x7FFF		出力領域	出力オブジェクトのプロセスデータ(RxPDO にマッピング)
0x8000 - 0x8FFF		設定領域	プロセスデータ設定のオブジェクト
0x9000 - 0x9FFF		情報領域	モジュールから取得した情報
0xA000 - 0xAFFF		診断領域	診断、ステータス、統計またはその他の情報
0xB000 - 0xBFFF		サービス送信領域	Service オブジェクト
0xC000 - 0xEFFF		予約領域	
0xF000 - 0xFFFF		デバイス領域	デバイスに帰属するパラメータ

MDP の概念はマスタと設定ツールにとって複雑な(モジュール型の)構成を簡単に取り扱えるような基本構造を提供することにあります。ユーザはスレーブの変数が MDP のスタイルでソートされていれば同一のパターンでモジュールごとの様々なデータタイプの一覧から目的のモジュール記述を探しやすくなります。

MDP は様々なタイプのデバイスに適用できます。ポジション、トルク、速度制御のような複数の機能グループをもつ多軸サーボドライブシステムにも対応できます。Profibus や DeviceNet など、異なるフィールドバスへのゲートウェイへの応用も可能です。次の 2 つのような場合にモジュラデバイスの利用を推奨します。

- 物理的に増設するモジュール、または多数の機能をもつデバイスの場合

MDP は 1 つ以上のモジュールからなるスレーブを想定しています。モジュールはスレーブに脱着するハードウェアです。例を挙げると、EtherCAT と CANopen とのゲートウェイや、EtherCAT とベンダ固有バックボーンバスとのバスコブラがあります。

- 多チャンネルのデバイスを EtherCAT ネットワークに直接接続する場合

モジュールは、速度制御モードとポジション制御モードをサポートするドライブのデータセットのように論理モジュールにも対応できます。この場合、MDP では各モードを 1 つのモジュールとして 2 つのモジュールとして記述することになります。

例えどのような種類のモジュールを記述しても、それらは同じカテゴリの情報を持ち、Table 7 のようなプロファイル固有のインデックス領域で構成されます。

**アプリケーションノート:** モジュラデバイスプロファイルの構成

LVDS 経由のバックボーンで相互接続し、MII をもつコブラ経由で接続するスレーブデバイスモジュール列を想定します。Figure 17 にモジュラデバイスのオブジェクトディクショナリをスレーブデバイス列に対して設定するときのデバイスプロファイルの設定方法の概要を示します。




Figure 17: モジュラデバイスに対する MDP の概要

### 2.3.7. スレーブとマスタ間の時刻同期

EtherCAT では複数の同期方法の選択肢があります。以下に 3 種類の同期方法を示します。

- フリーラン(Freerun)

スレーブデバイスのアプリケーションは EtherCAT 通信サイクルとは関係なく動作し、ESC 内のローカルタイマでトリガします。

- フレーム受信に同期(シンクマネージャイベントに同期)

スレーブデバイスのアプリケーションは新しいプロセスデータの受信時にトリガします。同期精度はメッセージ受信のジッタと他のネットワークノード間の遅延に依存します。

### • ディストリビュートクロック(Distributed Clocks; DC, SYNC0/SYNC1 イベントに同期)

ESC は高精度時刻同期のためにナノ秒単位の時刻(DC 時刻)とタイムスタンプ機能を有しています。スレーブデバイスのアプリケーションは、DC 時刻に基づき ESC が生成する割り込み信号でトリガします。ネットワーク内の各 DC タイムは参照 DC 時刻に補正されます。

**アプリケーションノート:** ESC システムタイムは 64 ビット値で保持されます。このデータサイズでは 500 年以上の表現が可能です。一方、32 ビット表現のデバイスもあり、この場合 4.2 秒となります。いくつかの ESC では 32 ビット長で実装されていますので ESC 固有の情報についてはデータシートを確認してください。

初期値: 2001 年 1 月 1 日 00:00:00

単位: 1ns

#### 参照時刻(Reference Clock)の定義

通常、DC 機能を有する最初の EtherCAT スレーブが参照時刻として決定され、他の DC スレーブだけでなくマスタの基準時刻となります。参照時刻は他のスレーブに周期的に通知されます。参照時刻は外部のグローバル参照時刻で補正できます。

#### DC の機能と動作

スレーブの時刻同期はマスタ内の ENI の初期化時に確立します。EtherCAT では 3 種類の DC 時刻同期機能で高精度な時刻同期を可能としています。

#### 伝搬遅延時間の測定と算出

マスタはネットワークの初期化時にケーブルや ESC による遅延を含めた伝搬遅延を計算し、その遅延をスレーブの遅延時間として設定します。遅延の計算アルゴリズムは [ETG.1000.4](#) で定義されています。さらに詳しい内容は、例えば [ET1100 Datasheet](#)(section I, chapter 9.1.2)にあります。スレーブの DC が確立後に EtherCAT マスタは周期的に Auto increment Read Multiple Write (ARMW) コマンドを使用して参照時計をリードし、その時刻情報を他の DC スレーブに送信します。

#### ドリフト補償

マスタは ARMW コマンドを使用して周期的に参照時計から時刻をリードし、他の DC スレーブにその時刻をライトします。スレーブによる時刻データの偏差はこれにより最小化されます。

#### オフセット補償

オフセット補償は EtherCAT マスタが保持するシステムタイム(例、実時間)とスレーブが保持する時刻とを補正する機能です。スレーブは EtherCAT マスタがマスタと参照時計のシステムタイム間の時間差を書き込むことでスレーブは EtherCAT マスタと同期できます。

#### 割り込み信号

マスタによる DC の確立後、ESC は PDI (例えば  $\mu\text{C}$ ) に一定間隔で割り込み信号を生成します、したがってスレーブは一定の周期で動作できるようになります。以下に割り込み信号生成の 3 種類を示します。

- SYNC/LATCH0
- SYNC/LATCH1
- IRQ (SYNC0/SYNC1 の生成とマスクレジスタの設定により生じる割り込み)

ESC の LATCH0/LATCH1 機能を使用するときには SYNC0/SYNC1 割り込み信号は使用できません。この制限は SYNC/LATCH 信号線が同じピンを共有しているからです。

ラッチ機能は ESC のラッチ信号入力に応じたタイムスタンプを記録するための機能であり、有効/無効タイミングエッジに設定できます。

### 2.3.8. ファームウェアアップデート

EtherCAT 仕様では EtherCAT ステートマシンが Bootstrap モード時に FoE メールボックスプロトコルを使用してファームウェアアップデートを行うように定義されています。さらに、FoE エラーコードと AL Status Code でファームウェアアップデート実行時に発生したエラーを通知できるようになっています。SEMI デバイスプロファイル仕様書に含まれる ETG.5003 Part 2 Firmware Update で規定しているファームウェアアップデート手順以外に仕様の解説はありません。SEMI デバイスプロトコルをサポートする EtherCAT スレーブ(CoE オブジェ

クト 0x1000=5003dec)はこの仕様書で定義したファームウェアアップデートメカニズムをサポートしなければなりません。これ以外の EtherCAT スレーブデバイスはこの機能は必須ではありませんが、本仕様書は一般的なスレーブに実装する際のガイドラインとして使用できます。この解説の対象範囲は以下のようになっています。

- FW アップデート失敗時のスレーブへのアクセス方法
- ESC リセット時のビヘイビア
- デバイスのドキュメント
- EEPROM アップデート
- FW バージョンと機能検証

以上から、[ETG.5003-2](#)の使用をファームウェアアップデート実装のガイドラインとして推奨します。

## 2.4. EtherCAT スレーブ開発のツール

Table 8に EtherCAT デバイスを開発するのに便利なツール一覧を示します。いくつかのツールについては以降のセクションでその使用目的に対応した詳しい情報を説明します。

スレーブデバイスベンダはコンフォーマンステストツール(Conformance Test Tool)が必須です

Table 8: ツール

	ツール	内容と入手方法
ネットワーク設定	EtherCAT 設定ツール	XML 形式のデバイス記述(ESI)を読み込み、XML 形式のネットワーク設定記述(ENI)を生成する設定ツール。 EtherCAT マスタには EtherCAT 設定ツール機能を有するものもあります。 ETG ウェブサイトの製品ガイド(Product)セクションには様々な設定ツールの一覧があります。 Main Interest(大分類): Development Systems, Tools(開発支援ツール) Subject(小分類): Configuration Tools(設定ツール) 開発目的にはマスタ機能のある EtherCAT 設定ツール(例、 <a href="#">TwinCAT</a> )をウェブサイトからダウンロードできます。
	XML エディタ	EtherCAT スレーブ情報(ESI)の編集や表示に使用。 CTT ならびにブラウザやテキストエディタも使用可能。 その他のツール: <a href="#">Altova XML Spy</a> (高機能 XML エディタ、要ライセンス費用) <a href="#">Peter's XML editor</a> (フリーウェア) <a href="#">XML Notepad</a> (フリーウェア)
開発	バイナリエディタ	ビットマップイメージ(ベンダまたはデバイスのロゴ)を ESI で使用する 16 進数値に変換するために使用。バイナリエディタとして 2 種類を例示: <a href="#">HxD</a> (フリーウェア) <a href="#">Mirkes TinyHexer</a> (フリーウェア)
	ネットワークモニタ	EtherCAT ネットワークの通信フレームのモニタに <a href="#">Wireshark</a> (旧 Ethereal)が使用可能。Wireshark はフリーウェアであり、EtherCAT フレームの解析に対応したパーサを同梱。 Linux および Windows 対応
診断	EtherCAT コンフォーマンステストツール (Conformance Test Tool; CTT)	コンフォーマンステストツールは EtherCAT プロトコル準拠を自己テストで検証するツール。 テストツールは Beckhoff Automation GmbH & Co. KG が供給 連絡先: <a href="mailto:ctt@beckhoff.com">ctt@beckhoff.com</a>
	その他のツール	ETG ウェブサイトの <a href="#">製品ガイド(Product)セクション</a> でツール関連の項目を参照してください。

### 2.4.1. ESI ファイルを作成するための XML エディタ

デバイスベンダは、デバイスに ESI ファイルを付属する必要があります。ESI ファイルは EtherCAT ネットワークの設計に必要であり、設定ツールは各スレーブの ESI から ENI を生成します。ESI にはスレーブ固有の情報（メーカ、製品情報、プロファイル、オブジェクト、プロセスデータ、時刻同期、シンクマネージャ設定）を XML 形式で記述します。1 つの ESI ファイル内に複数のスレーブデバイスの「情報」を含められます。

ESI ファイルは [ETG.2000](#) EtherCAT スレーブ情報仕様書(EtherCAT Slave Information specification)で定義されています。Figure 18 のように ESI ファイルの構造は EtherCATInfo.xsd という XML スキーマファイルで定義されています。XML エディタによる XML スキーマへのバリデーション(Validation)を実施すると、ESI 記述内の文法のチェックを行えますので、単純エラーを防止できます。XML スキーマとサンプルの ESI ファイルが [ETG.2001](#) EtherCAT スレーブ情報注釈(EtherCAT Slave Information Annotations)にあります。




Figure 18: ESI の構造 (EtherCATInfo.xsd)

テキストエディタまたは(グラフィカルな)XML エディタソフトウェアを使用して ESI ファイルを編集できます。以下に示すように CTT も ESI ファイルの編集機能を提供しています。




Figure 19: CTT による ESI ファイルの編集

XML ファイルの編集にどのようなツールを使用するべきか不明な場合は、その他の一般的な XML 編集機能のあるエディタも使用可能です。以下に例示するような高機能なエディタソフトを使用すると便利です。




Figure 20: グラフィカルなエディタを使用した ESI ファイルの生成(Altova XML Spy®)

### 2.4.2. EtherCAT 設定ツールとマスタソフトウェア

EtherCAT のネットワーク設定については、ESI ファイルを読み込んで ENI ファイルを生成する EtherCAT 設定ツールが必要となります。利用可能なソフトウェアの一覧が ETG ウェブサイトの製品ガイド(Product)セクションにあります。例えば、TwinCAT が 7 日の試用期間で使用できます。




Figure 21: EtherCAT Network Configurator

EtherCAT ネットワークの動作やスレーブデバイスのデバッグにはマスタのソフトウェアが必要となります。開発中のスレーブデバイスの ESI ファイルをマスタの EtherCAT デバイスリポジトリに登録します。マスタとスレーブデバイス間の小規模な EtherCAT ネットワークを設定する際はセクション 0 を参照してください。

マスタの一覧が ETG ウェブサイトの [製品ガイド](#) (テキスト検索: master) にあります。例えば、Beckhoff Automation の TwinCAT には [試用版](#) があります。TwinCAT System Manager では、[I/O Device] 上で右ク

リックし、デバイスをスキャンすれば接続されているスレーブの一覧を取得できます。EtherCAT ネットワークを構築するための手順は [TwinCAT 説明書](#)を参照してください。




Figure 22: winCAT によるデバイスのスキャン、スレーブのスキャンとアダプタ設定

### 2.4.3. Wireshark による通信の監視とネットワーク診断

EtherCAT 通信データの検証には [Wireshark](#) のような EtherCAT フレームを解析するツールで復号化する必要があります。Wireshark によるトレースは EtherCAT マスタ上またはリアルタイムイーサネットプローブ経由で取得できます。TwinCAT マスタで EtherCAT フレームを取得するには、Figure 22 のように Promiscuous モードを有効化します。EtherCAT フレームの内容は Wireshark で以下のように表示されます。




Figure 23: Wireshark スクリーンショット

EtherCAT パーサは Wireshark に組み込まれています。

Wireshark スキャンのキャプチャ、フィルタおよび処理方法の詳しい解説が [EtherCAT ナレッジベース](#) にあります。

#### 2.4.4. EtherCAT コンフォーマンステストツール

ソフトウェアとハードウェアのデバッグのほか、EtherCAT 通信仕様にてデバイスが適合することを検証するため EtherCAT の仕様準拠に対する自己テストが必須です。この要件への適合は EtherCAT 準拠製品として製品を販売するための最低条件となります。自己テストによるコンフォーマンステストは [EtherCAT コンフォーマンステストツール \(Conformance Test Tool; CTT\)](#) によって実施します。

**アプリケーションノート:** コンフォーマンステスト環境の構築には以下の機器が必要となります。

- Windows PC とネットワークカード(100Mbit, 全二重、オートネゴシエーションのサポートが必須)
- CU2508 を使用する場合、1Gbit/s ネットワークカードが必要
- CTT
- [www.ethercat.org/cttdownload](http://www.ethercat.org/cttdownload) からソフトウェアをダウンロード
- Beckhoff Automation から ET9400 ライセンス 1 年契約(自動更新)(セクション 2.2.3 参照).
- テスト対象デバイス(Device under Test; DuT)
- EtherCAT スレーブ情報(ESI)ファイル
- パケット解析ソフトウェア(例: Wireshark)  
DC をサポートする DuT の場合リアルタイムイーサネットプロブを推奨
- リアルタイムハードウェア拡張

- CTT は Windows OS で実行するため、リアルタイム性能に制限がある。DC をサポートする DuT のリアルタイム性を要するテスト実施のためにハードウェア CU2508 を使用(Beckhoff が提供)。

[ETG.7000.2](#) コンフォーマンステストレコード(Conformance Test Record)がテストのガイドラインとなります。テストは以下の手順で実施します。

- Windows PC に CTT をインストール。
- ESI ファイルを CTT のインストールフォルダ内の「DeviceDescriptions」フォルダにコピー
- デバイスを Windows PC に接続、CTT を起動。CTT でネットワークをスキャンし、デバイスを読み出し。
- CTT によってテストを実施。
- エラーが検出されなくなるまでデバッグを実施し、ファームウェア、ESI、SII EEPROM 他を更新。Figure 24 および CTT のドキュメント(ヘルプファイル)を参照。




Figure 24: コンフォーマンステストツールによるテスト

コンフォーマンスとインタオペラビリティは通信技術によって大変重要な事項です。仕様にしたがって EtherCAT 技術を実装しコンフォーマンスを確認することはインタオペラビリティの必須条件となります。インタオペラビリティでは様々なベンダのデバイスが同一のネットワークで協調動作できることを意味します。

Vendor ID 契約にしたがったコンフォーマンステストの規約と指針は [ETG.7000](#) コンフォーマンステストポリシー(Conformance Test Policy) で規定されており、ETG ウェブサイトからダウンロードできます。

## 2.5. EtherCAT 製品のラベリングと LED

デバイスのハードウェア設計を行う際には LED、デバイスの情報や (例えばポートの) キャプションを考慮しておくことを推奨します。この仕様は、[ETG.9001](#) マーキング規則(Marking Rules)と [ETG.1300](#) インジケータとラベリング仕様書(Indicator Specification and Labelling Specification)に記載されています。

EtherCAT ではラベル表示に対してその内容と記載を義務付けています。ラベル表示は EtherCAT スレーブの筐体表面に印字する必要があります。マーキングの要件は ETC によるコンフォーマンステストでもテスト対象となっています。( [ETG.7000.2](#) コンフォーマンステストレコード(Conformance Test Record))

EtherCAT デバイスの動作状態は LED で表示します。表示内容は次のとおりです。

- ステートマシンの現在の状態: Init, PreOp, SafeOp, Op (RUN LED)
- エラーコード(ERR LED)

- ポートの Link/Activity(L/A LED)

**アプリケーションノート:** [ETG.1300](#) インジケータとラベリング仕様書(Indicator and Labelling specification)にて LED は次の表にしたがうように説明されています。

Table 9: RUN および ERR LED の点灯状態

RUN LED	EtherCAT ステート	ERR LED	EtherCAT ステート
Off	Init	Off	エラー無し
Blinking	Pre-Operational	Blinking	不正な設定
Single Flash	Safe-Operational	Single Flash	要求されていない状態変更
		Double Flash	アプリケーションウォッチドッグタイムアウト
Flashes	Initialization or Bootstrap	Flickering	ブートエラー
On	Operational	On	PDI ウォッチドッグタイムアウト

**アプリケーションノート:** EtherCAT ロゴマークについては、少なくとも以下のロゴマークの一つを製品または操作マニュアルに記載します。



Figure 25: EtherCAT 製品のロゴマーク

以下の EtherCAT 商標に関する英語の記述を操作マニュアルに記載する必要があります。日本語の記述も [ETG.9001](#) マーキングルール(Marking Rules)にあります。

*“EtherCAT<sup>®</sup> is registered trademark and patented technology, licensed by Beckhoff Automation GmbH, Germany.”*

**アプリケーションノート:** ポートのラベリングや L/A LED の表示は [ETG.1300](#) インジケータとラベリング仕様書(Indicator and Labelling specification)に従ってください。

Table 10: Port および L/A LED ラベルの要件

ラベルの種類	要件
IN ポートのラベル	ポートの近くに表示すること。ラベルは対象のポート用のものであることが明確に判別できること。ラベルの文字は“IN”または“ECAT IN”のいずれかであること(大文字・小文字は問わない)
OUT ポートのラベル	ポートの近くに表示すること。ラベルは対象のポート用のものであることが明確に判別できること。ラベルの文字は“OUT”または“ECAT OUT”のいずれかであること(大文字・小文字は問わない)
L/A LED のラベル	ラベルはネットワークインタフェースのすぐ近くに配置することが望ましいが、強制はしない。ラベルは他の箇所に配置でき、リムーバブルでない場合は表示しなくてもよい。表示する場合には次のラベルの内のいずれかを使用すること。“L/A”, “Link/Act”または“Link/Activity”(大文字・小文字は問わない) リムーバブルなコネクタの場合、ラベルは必須。

**アプリケーションノート:** 物理層の配線方法。

PHY のサンプル回路図については Beckhoff の [PHY Selection Guide](#) を参照してください。




図. ESC と Ethernet PHY の接続

Figure 26: ESC と Ethernet PHY の接続

EtherCAT スレーブが  $\mu$ C を使用したエンハンスドまたはコンプレックススレーブデバイスの場合、 $\mu$ C と ESC の I/F は使用している ESC の種類によって異なります。要求性能を満たすことができるかに注意して I/F を選択する必要があります。

LVDS の実装例として LVDS ポート接続を次の図に示します。LVDS の終端抵抗は受信信号のペアごとに信号入力のできるだけ近くに配置してください。この図では 100 $\Omega$  は 100R と表記しています。




Figure 27: LVDS Connection

## 2.6. EtherCAT テストセンタ(ETC)による公式コンFORMANCEテスト

手順については [Conformance Guide](#) に詳しい解説があります。以下に [Conformance Test Policy](#) にしたがった公式 EtherCAT コンFORMANCEテストの手順の概要を説明します。

1. [ETG.7000](#) コンFORMANCEテストリクエストフォーム(Conformance Test Request form)に必要事項を記入します。
2. リクエストフォームを [conformance@ethercat.org](mailto:conformance@ethercat.org) 宛に e-mail で送付します。
  - ETG ではテストリクエストを受領後、Vendor ID および CTT ライセンスの有効性を確認した後に ETC にテストリクエストを転送します。ETC は申込者にテスト契約書の送付とテスト日程の調整を行います。
  - E-mail またはファックスでサイン済みのテスト契約書を ETC に返送します。ETC はテスト契約書受領後にテスト料金の請求書を発行します。
  - ETC はテストに必要な情報を申込者に提供します。ETC のデバイスチェックリストにしたがって準備を行ってください。

- 発送品の準備を行います。テストに必要なすべてのデバイスや資料がテスト日までに ETC に必着するように注意してください。テストに必要なデバイスや資料が不足の場合、テストが実施できない場合があります。テスト対象デバイス等一式はテスト日の 1 週間程度前に発送してください。
- 3. [ETG.7000.2](#) コンFORMANCEテストレコード (Conformance Test Record)にしたがってテストを実施します。テストへの立会を希望する場合は事前に ETC に連絡します。
- 4. EtherCAT コンFORMANCEテストに合格すると、ETC は ETG 本部に [ETG.7000.2](#) コンFORMANCEテストレコードおよびデータファイルで報告します。ETG は、“EtherCAT Conformance Tested” のテスト合格証明書(Certification)を発行します。

## 2.7. 技術サポートのヒント

EtherCAT デバイスの開発に関する質問等は、遠慮なく EtherCAT Technology Group 宛にお送りください。(コンタクト情報はセクション 3.1 を参照してください)

よりよいサポートのために、以下の手順でご質問いただければ迅速かつ適切に回答することができます。必要な情報はできるだけ詳しく、かつできるだけ簡潔にお願いいたします。

- 使用しているシステムアーキテクチャの詳細
  - ハードウェア部品: ESC,  $\mu$ C など
  - ソフトウェア部品(とバージョン): スレーブスタック、マスタソリューションなど
  - 敷設情報: トポロジ、(自作)ケーブルなど
- 障害レポート
  - What: 簡潔に動作状態の説明
  - When: その障害は再現可能か?
  - Where: その障害発生箇所の特定
  - 既にチェックしたこと
- 追加情報
  - マスタ設定ファイルを適切なファイルフォーマットで
    - ◇ 例、\*.tsm ファイル(TwinCAT2)またはソリューション(TwinCAT 3)
  - 対象デバイスの ESI ファイル
  - 問題解決をサポートするその他の情報
  - スクリーンショット
  - コンFORMANCEテスト中の場合、CTT プロジェクトファイル(\*.ctp)と保存した結果全て
  - 障害発生時にキャプチャした Wireshark スキャン(\*.pcap または\*.pcapng 形式)。以下のせつめいに従いスキャンは必要な部分に絞ること
    - ◇ 障害を再現する最小数のデバイスを接続
    - ◇ ネットワークの起動時のキャプチャ、障害と同一ファイルまたは別ファイルで
    - ◇ リアルタイムイーサネットプローブ使用時は、その接続箇所

### 3. EtherCAT Technology Group –イベントとサポート

EtherCAT Technology Group (ETG) は EtherCAT 技術のサポート、普及と発展を目的とした様々な産業界や主要なオートメーション製品のメーカーからなるフォーラムです。

#### 3.1. ETG に関する基本情報

##### 目的

EtherCAT はオープンな技術です。ETG はこの考えに立ち、EtherCAT に関心のある企業によるその技術の実装や使用を保証します。

同時に ETG の目的は機能要件を定義することで EtherCAT 実装の互換性を確保することでもあります。これには、コンFORMANCEテストや認証手続きも含まれます。

ETG の目的は、EtherCAT 技術が最大限幅広いアプリケーション分野で使用可能となるような仕様要件を定義することでもあります。この目的を達成するために ETG では装置メーカー、システムインテグレータ、エンドユーザーやオートメーション製品のメーカーによる制御とアプリケーションの専門家たちと、既存の技術や将来の仕様拡張への提案など有意義な意見交換を行っています。

ETG はユーザとベンダによる会議で構成され、そこでは定期的に最新の EtherCAT 技術の開発に対する議論やレビューが行われています。

##### ETG メンバーシップの利点

ETG メンバーは仕様書、ドラフト版仕様書、ホワイトペーパー、プロトタイプの評価用製品などを入手でき、EtherCAT 技術の評価、使用、実装上の利点があります。

メンバーは技術作業部会(Technical Working Group; TWG)に参加でき、セーフティ、コンFORMANCEを始めるとするあらゆる EtherCAT 技術仕様の拡張に関与できます。現在設置している全ての TWG の詳しい情報は ETG ウェブサイトの[ワーキンググループ\(working group\)エリア](#)で参照できます。

メンバー企業は EtherCAT と ETG ロゴをこの技術のサポートを示すために使用することが可能です。

##### ETG への参加方法

ETG のメンバーシップに関心をお持ちの方は [ETG 本部まで連絡してください](#)。メンバーシップに関する資料と申込書を送付します。連絡先は次のページを参照してください。

##### メンバーシップの費用

メンバーシップは無償であり、入会費や年会費は不要です。ETG by-laws(ETG メンバーシップ内規)で、会費はメンバーシップ総会で議決されたときに導入することができるようになっています。

##### 技術サポート

開発プロセスに対する技術サポートは主にドイツの ETG 本部と世界中の ETG オフィス (オフィスにより提供可能なサポート内容が異なります) で提供しています。コンタクトをご希望の場合はご質問内容を ETG までご送付ください。

ETG のサポートのコンタクトの前に、この文書内で記載している技術情報や最新の情報 (セクション 2.7 など) をご参照ください。EtherCAT の実装に着手するまでに開発者向けのワークショップやセミナー等に出席されることを強く推奨します。

ETG ホームページのメンバーエリア内にある EtherCAT フォーラムで経験者に質問を行ったり、EtherCAT Knowledge Base を参照したりすることで技術情報を入手できます。

## コンタクト



### ETG 本部

Email: [info@ethercat.org](mailto:info@ethercat.org)

URL: [www.ethercat.org](http://www.ethercat.org)

### ETG 北米オフィス

Email: [j.stubbs@ethercat.org](mailto:j.stubbs@ethercat.org)

### ETG 中国オフィス

Email: [b.fan@ethercat.org.cn](mailto:b.fan@ethercat.org.cn)

### ETG 日本オフィス

Email: [info.jp@ethercat.org](mailto:info.jp@ethercat.org)

### ETG 韓国オフィス

Email: [keyyoo@ethercat.org](mailto:keyyoo@ethercat.org)

## 3.2. EtherCAT トレーニングとワークショップ

ETG は以下のトレーニングを提供しています。EtherCAT トレーニングとワークショップの現行内容はウェブサイトの [イベントセクション](#) を参照してください。ETG トレーニングにはメンバー専用は無償提供のものもあります。

Table 11: ETG トレーニング

セミナー名	内容
EtherCAT トレーニングクラス	3月と9月にドイツ・Frankfurt で技術委員会の前日に開催
EtherCAT セーフティトレーニングクラス	セーフティ (FSoE - Safety over EtherCAT) に関するトレーニング
営業担当者向け EtherCAT 紹介セミナー	EtherCAT の基礎的かつ中心的な機能のトレーニング (リクエストベース)

他にも製品開発ベンダ向けのトレーニングもあります。例、Beckhoff 評価ボードのスレーブ実装 (Table 12)

Table 12: ベンダによる EtherCAT ワークショップ

Part	Description
開発者向け EtherCAT 技術基礎 ( <a href="#">Beckhoff, TR8110</a> )	<p>トレーニング日数 1 日・内容:</p> <ul style="list-style-type: none"> <li>• EtherCAT の基礎</li> <li>• スレーブの構成</li> <li>• 物理層</li> <li>• プロトコル</li> <li>• デバイスプロファイルを含めたアプリケーション層の機能</li> <li>• ディストリビュートクロック</li> <li>• XML 形式のデバイス記述 (ESI)</li> <li>• マスタとスレーブ実装に関する質疑応答</li> <li>• 関連する規格と技術情報の概要</li> </ul>
スレーブ開発者向け EtherCAT 評価キットワークショップ ( <a href="#">Beckhoff, TR8100</a> )	<p>実習ワークショップ 1 日・内容:</p> <ul style="list-style-type: none"> <li>• EtherCAT のハードウェア</li> <li>• TwinCAT のインストール (ドライバを含む)</li> <li>• PDI の取り扱い</li> <li>• スレーブサンプルコード (Slave Sample Code; SSC)</li> <li>• ESC デバイスの概要 (ET1100, IP Core)</li> <li>• XML 形式のデバイス記述 (ESI)</li> </ul>

両ワークショップとトレーニングともに EtherCAT プロトコル、ツール、開発ハードウェアおよびソフトウェア、特にスレーブメーカーがデバイス固有のアプリケーションを開発するもとなるスレーブサンプルコードなど、開発を始めるにあたっての理解しやすいトレーニングです。

### 3.3. Plug Fest

ETG メンバー企業の要求に応じて、Plug Fest は年に数回開催されます。Plug Fest は機能的に動作するプロトタイプデバイスやツールを開発中の ETG メンバーが参加するイベントです。相互運用性や最新仕様の機能の実装などのテストやコンFORMANCEテストツールを使用したテストを行い、EtherCAT 技術者による技術相談を受けられます。

開催日程は ETG ウェブサイトの [イベントセクション](#) をご参照ください。ETG メンバー企業のコンタクトパーソンとして登録されている方に E-mail による案内状も送付しています。

Plug Fest の参加は無料です。参加者は他の参加企業のテスト結果に関する情報の一切の公表を行わないことを義務付けられます。

### 3.4. 公式 EtherCAT コンFORMANCEテストによる認証

公式 EtherCAT コンFORMANCEテストは自己テスト合格後のオプションです。EtherCAT コンFORMANCEテストに合格すると “Conformance Tested” の認証証が発行され、デバイスベンダはその製品に公式コンFORMANCEテストロゴを表示できるとともに認証済みであることをカタログ等に記載できます。



Figure 28: EtherCAT コンFORMANCEテストロゴ

EtherCAT コンFORMANCEテストを申し込むには、どの EtherCAT テストセンタ (ETC) で受検する場合でも [conformance@ethercat.org](mailto:conformance@ethercat.org) 宛にテスト申込書と関連情報を依頼してください。テスト申込書を返送すると、ETG から希望する ETC 宛にその申込み内容を通知し、ETC はその後の手続きを申込者に案内します。(セクション 2.6)

[コンFORMANCEガイド\(Conformance Guide\)](#) ではテストに関する最も重要な情報とともに、コンFORMANCEテストの準備に関するアドバイスも説明しています。

現在は、世界で 2 か所の EtherCAT テストセンタが、ドイツのニュルンベルグと日本では京都の ASTEM (財団法人京都高度技術研究所) にあります。ETC では公式コンFORMANCEテストを実施するだけでなく、ETG メンバーへのテストに関する技術サポートなどを提供しています。

ETC で実施する公式テストは EtherCAT コンFORMANCEテスト (EtherCAT Conformance Test) と呼ばれ、ユーザが行う CTT のテストだけでなく、相互運用性テストや物理層テストを含めた高度なテストを行います。

ETC での EtherCAT コンFORMANCEテストに合格すると、ETC は ETG 本部にテスト結果の報告を行います。テスト結果が承認されると “EtherCAT Conformance Tested” の認証証が発行され、デバイスメーカーに送付されます。認証証を受領したメーカーはデバイスに公式コンFORMANCEテストロゴを表示することができます。また、カタログなどの広告にも合格済み製品にそのロゴを使用できます。

テスト費用は ETC によって異なります。テスト費用は、受検を希望する ETC に直接お問い合わせください。以下に ETC のリストと連絡先を示します。

### EtherCAT Test Center (ETC), Nuremberg

Beckhoff Automation GmbH  
 Ostendstraße 196  
 90482 Nuremberg, Germany  
 Tel: +81 (75) 366 0143  
 Fax: +81 (75) 315 2899  
 Email: [etc@beckhoff.com](mailto:etc@beckhoff.com)  
 Web: [www.beckhoff.com/etc](http://www.beckhoff.com/etc)

### EtherCAT Test Center (ETC), 京都

財団法人 京都高度技術研究所 (ASTEM RI)  
 〒600-8813 京都市下京区中堂寺南町 134 番地  
 Tel: +81 (75) 366 0143  
 Fax: +81 (75) 315 2899  
 Email: [etc@testlab.astem.or.jp](mailto:etc@testlab.astem.or.jp)  
 Web: [www.testlab.astem.or.jp](http://www.testlab.astem.or.jp)

### EtherCAT Test Center (ETC), Beijing

Beihang University,  
 Laboratory of Numerical Control and Automation (LNC) 13130 Dakota Ave  
 37 Xueyuan Road Haidian District  
 100191 Beijing, China  
 Tel: +86 10 82316024  
 Email: [etc-china@buaa.edu.cn](mailto:etc-china@buaa.edu.cn)

### EtherCAT Test Center (ETC), Savage, MN

Beckhoff Automation LLC  
 13130 Dakota Ave  
 Savage, MN 55378, USA  
 Tel.: +1 952 428 7399  
 Email: [etc-na@beckhoff.com](mailto:etc-na@beckhoff.com)

## 3.5. 技術委員会 (Technical Committee; TC)

TC は ETG の技術の中心となる委員会です。技術作業部会 (Technical Working Group; TWG) やタスクフォース (Task Force) の設置やその成果の報告を受けます。TC のその他の職務は EtherCAT 技術の拡張、仕様の更新内容の広報や ETG メンバーによる技術的課題の議論などがあります。

ETG ウェブサイトの [イベントセクション](#) にその開催日が記載されています。参加者の ETG メンバー企業には ETG 代表から案内状が送付されます。

TC への参加は無料です。

## 3.6. 技術情報とサポート

### 3.6.1. ETG ウェブサイトのダウンロードエリア

ETG ウェブサイトのダウンロードエリア ([www.ethercat.org/downloads](http://www.ethercat.org/downloads)) で多数の情報を提供しています。フィルタを利用して簡単に必要な情報を見つけられるようになっています。

#### フィルター

大分類:	<input type="text" value="全て"/>
小分類:	<input type="text" value="全て"/>
言語:	<input type="text" value="全て"/>
'members only' を除く:	<input type="checkbox"/>
テキスト検索:	<input type="text"/>
リセット	

URL のパラメータ“?tf=”を使用してフィルタを設定することも可能です。

(例)

<http://www.ethercat.org/en/downloads.html?tf=diagnosis>

<http://www.ethercat.org/en/downloads.html?tf=safety>

<http://www.ethercat.org/en/downloads.html?tf=conformance>

### 3.6.2. ナレッジベース

EtherCAT 仕様書を補足する主要な資料の一つとしてナレッジベース ([www.ethercat.org/kb](http://www.ethercat.org/kb)) があります。ナレッジベースでは以下のような情報を提供しています。

- 用語集(Glossary):  
EtherCAT 用語の解説と、関連資料へのリンク
- “How To ?”解説  
例えば、ネットワークのスキャン、CoE 通信のテストなどの実施方法の解説
- 技術解説  
仕様書記述内容の補足解説

ナレッジベースは ETG チームに寄せられた質問を基に継続的に更新を行っているため、質問の前に関連情報がないかを確認するように心がけてください。掲載されていない必要な項目があれば [info@ethercat.org](mailto:info@ethercat.org) までご連絡ください。

日本語版も公開しています。

### 3.6.3. 開発者フォーラム

[EtherCAT Forum](#) では ETG メンバーであれば誰でも EtherCAT 技術の議論ができ、質問や要望を書き込みます。フォーラムは以下のようなトピックごとに分かれており、多くの実際的な質問に対する回答もあります。

- EtherCAT Specifications (EtherCAT 仕様)
  - Proposals (提案)
- Implementing EtherCAT (EtherCAT 実装)
  - Master and Slave Devices (マスタ/スレーブデバイス)
  - Evaluation Kit Hardware and Software (評価キットハードウェア/ソフトウェア)
- EtherCAT Slave Conformance Test (EtherCAT スレーブコンFORMANCEテスト)
  - Test Cases (テストケース)
  - Slave Conformance Test Tool (スレーブコンFORMANCEテストツール)
- EtherCAT Technology Group
  - ETG Services (ETG サービス)
  - New Downloads (新しいダウンロード資料)
- EtherCAT.org Website (ETG ウェブサイト)
  - Suggestions for improvements and comments (改善に対する提案とコメント)

### 3.6.4. ETG ウェブサイトの検索

ETG ウェブサイトの閲覧中はいつでもサーチフィールドにアクセスできます。サーチフィールドは左上にあります。また [www.ethercat.org/search](http://www.ethercat.org/search) も使用できます。



### 3.6.5. 技術サポート

EtherCAT デバイスの開発中に不明点があり ETG ウェブサイトやドキュメントなど前述した情報源を探しても求める回答が見つからなかったときは、ETG の技術エキスパートに直接回答を依頼できます。サポート依頼時に必要な情報はセクション 2.7 技術サポートのヒントを参照してください。

# EtherCAT<sup>®</sup> & EtherCAT<sup>®</sup>P スレーブ実装ガイド

## SECTION II – EtherCAT 開発コンポーネント

開発製品、評価キット、スレーブコントローラ、通信モジュール、実装仕様

目次

1. イントロダクション .....	2-5
2. EtherCAT スレーブ評価ボード Slave Evaluation Boards.....	2-6
3. EtherCAT スレーブ通信モジュール .....	2-9
3.1. EtherCAT 通信モジュールの概要 .....	2-9
3.2. Beckhoff FB1111.....	2-9
3.3. Hilscher comX.....	2-11
4. EtherCAT スレーブコントローラ (ESC) .....	2-12
5. 本書にデバイス掲載を希望の場合 .....	2-17

表

Table 13: EtherCAT 評価キット .....	2-7
Table 14: EtherCAT 通信モジュール .....	2-9
Table 15: FB1111 のオプション .....	2-10
Table 16: ESC 一覧 .....	2-12



Figure 29: 製品ガイドの評価ボードに対するフィルタ設定 .....	2-6
Figure 30: Beckhoff FB1111 .....	2-10
Figure 31: Hilscher comX モジュール .....	2-11

## 1. イントロダクション

EtherCAT スレーブの実装には、デバイスの種類、多様な開発方法や要求によって様々な方法があります。

EtherCAT の卓越した性能は、多数の ESC メーカー、各種 ASIC からマルチプロトコルソリューション、ESC+マイコン内蔵 SoC、1 チップに CPU 統合、API 経由アクセスの通信モジュールなどで実現できます。これらには EtherCAT スレーブスタックが付属するものや、広く使用されている最新スタックの使用をサポートしているものもあります。

メーカーは開発キットとともに技術ドキュメントやトレーニングを提供しています。

このセクションではそのようなデバイスや製品の一覧を紹介します。このリストはすべての製品を網羅しているわけではありませんが、既存の多くの製品を掲載しています。もし未掲載の製品があればぜひ掲載にご協力ください。

## 2. EtherCAT スレーブ評価ボード Slave Evaluation Boards

評価ボードは EtherCAT スレーブ開発にスタートポイントとして使用するのに適しています。これらは「シンプルな EtherCAT スレーブ」のハードウェアプラットフォームを提供し、この環境を使用してソフトウェア開発に着手できます。製品専用の PCB 設計を並行して開始できます。

この章では EtherCAT スレーブ評価ボードの概要を提供します

ここでは、スレーブ実装に対して市場で入手可能な製品のうち ETG では把握しているものを示しています。最新の製品一覧については ETG ウェブサイトの [製品ガイド\(Products\)](#) のページで Figure 29 に示すように設定し、メーカーや製品名で参照してください。このセクションではアルファベット順に評価ボードを掲載しています。



### EtherCAT Product Guide

#### Filter


Main Interest:	<input type="text" value="Development Systems, Tools"/>
Subject:	<input type="text" value="Slave Evaluation Kits"/>
Company:	<input type="text" value="All"/>

Figure 29: 製品ガイドの評価ボードに対するフィルタ設定

Table 13: EtherCAT 評価キット

Beckhoff EL9820	Hilscher NXHX 500	Profichip ANTAIOS
		
<p>この評価キット (ベースボード EL9800 + EtherCAT ピギーバックコントローラボード) にはオプションで 1 日実習ワークショップと EtherCAT プロトコルを解説する 1 日トレーニングクラスを選択できます。(セクション I, 3.2).</p> <p>ベースボード仕様</p> <ul style="list-style-type: none"> <li>• FB1111 EtherCAT スレーブコントローラ内蔵 EtherCAT ピギーバックボード用ソケット</li> <li>• ESC との接続用に複数 PDI に対応 (32bit デジタル I/O, 8/16bit <math>\mu</math>C, SPI)</li> <li>• ESC と SPI 接続したオンボード PIC マイコン(SSC をプリインストール)</li> <li>• MPLAB<sup>®</sup>用デバッグインタフェース</li> <li>• 供給電源(24V)</li> <li>• USB ケーブル、ドキュメント</li> <li>• EtherCAT スレーブスタックコード(SSC)</li> <li>• マイコンと DPRAM 間で同期または非同期データ交換処理</li> <li>• メールボックスプロトコルのサポート (オブジェクトディクショナリ対応 CoE, EoE, FoE, AoE)</li> <li>• ディストリビュートクロックを使用した同期アプリケーションをサポート</li> <li>• ET1100 内蔵スレーブコントローラボード</li> </ul> <p><a href="https://www.beckhoff.de/english.asp?ethercat/el9820_el9821_el9830_el9840_el9803.htm">https://www.beckhoff.de/english.asp?ethercat/el9820_el9821_el9830_el9840_el9803.htm</a></p>	<p>32bit/200MHz ARM CPU 内蔵の netX ネットワークコントローラにより高性能な演算性能と包括的な外部接続機能を 1 チップソリューションで実現し、低コスト化に対応しています。ネットワークプロトコルとアプリケーションプログラムは netX のリソースを共有し、リアルタイム OS 上で実行可能です。</p> <ul style="list-style-type: none"> <li>• I/O, パラレルホストインタフェース, UART, USB, JTAG</li> <li>• I/O 用 DIP スイッチと LED, SD カードスロット, フィールドバスインタフェース(オプション)、マルチプロトコルサポート</li> <li>• 必要に応じ EtherCAT スレーブハードウェア抽象化レイヤ(HAL)に対応</li> <li>• Hitex の HiTOP 開発環境用の内蔵デバッグインタフェース</li> </ul> <p><a href="https://www.hilscher.com/products/product-groups/network-controller/development-boards/?">https://www.hilscher.com/products/product-groups/network-controller/development-boards/?</a></p>	<p>profichip 製の新 ANTAIOS マルチフィールドバスコントローラは産業オートメーション市場の要件を満たす小型パッケージで高度な統合を可能とします。profichip による最新の開発では、高度なユーザーアプリケーション向けの強力なプロセッサと、高度なリアルタイム性能を要求する今日の産業用アプリケーション向けの効率的で非常に柔軟な通信テクノロジーを組み合わせています。さらに、このシステムオンチップ (SoC) のユニークな機能は、profichip の SliceBus<sup>®</sup> テクノロジー用の高速バックプレーン通信マスタです。</p> <ul style="list-style-type: none"> <li>• ARM<sup>®</sup> Cortex<sup>®</sup>-A5 (288MHz, 32kB+32kB キャッシュ, 64bit FPU)</li> <li>• 2 ポートリアルタイムイーサネットスイッチユニット(Profinet IRT, EtherCAT, 他)</li> <li>• 2 個の内蔵イーサネット PHY (銅線 + 光ファイバ)</li> <li>• 1 Gb イーサネット MAC</li> <li>• 日イーサネットベースフィールドバスプロトコルもサポート</li> <li>• DDR2 外部メモリインタフェース</li> <li>• QuadSPI インタフェース(例、NOR フラッシュまたはファームウェア)</li> <li>• SD/MMC, NAND, USB2 デバイス, SRAM マスタ/スレーブ, SPI マスタ/スレーブ</li> </ul> <p><a href="http://www.profichip.com/products/tools/evaluation-kits/antaios-evaluation-kit/">http://www.profichip.com/products/tools/evaluation-kits/antaios-evaluation-kit/</a></p>

TI AM3359 Industrial Communications Engine



ICE は TI が産業用通信アプリケーション、すなわち通信モジュール、I/O デバイス、センサやその他のアプリケーションを開発するために提供しているプラットフォームです。ICE ボードには EtherCAT 通信やその他の産業用通信規格を実装するための基本的なデバイスを搭載しています。同梱のソフトウェアでは、小容量のフラッシュメモリをコード保存用に使用できるようにメモリサイズを最小化するように設計されています。SDK は SYS/BIOS™ベースのリアルタイムカーネル、アプリケーションレベルの通信スタックとデバイスドライバを含んでいます。開発とデバッグのツールチェーンもこのプラットフォームに含まれます。

- Sitara AM3359 ARM Cortex-A8 MPU
- TLK110 Ethernet Phy 接続の RJ-45
- 8 デジタル入力, 8 デジタル出力
- 8 MByte シリアル SPI フラッシュ
- 256 MByte DDR2 (opt.)
- 8 kByte デュアルポート RAM
- マイクロ SD スロット
- CAN, SPI, GPIO および UART
- デュアルポート RAM へのパラレル I/O
- USB ポート経由の JTAG (オプションで 20 ピン JTAG ヘッド)
- USB ポート経由のデバッグ UART

<http://www.ti.com/tool/TMDSICE3359?keyMatch=TMDSICE3359&tisearch=Search-EN-Everything>

TESSERA Technology R-IN32M3-EC



TS-R-IN32M3-EC はルネサスエレクトロニクス製の EtherCAT スレーブコントローラ対応 LSI R-IN32M3-EC のソフト開発やシステム開発を行うための評価プラットフォームです。EtherCATをはじめ、各種産業プロトコルの評価が可能です。サンプルのソフトウェアはルネサスエレクトロニクス社の Web あるいはプロトコル・スタックメーカーからダウンロード可能です。

- ルネサス エレクトロニクス製 R-IN32M3-EC
- ARM 社 Cortex™-M3+リアルタイム OS アクセラレータ (HW-RTOS)
- 1.3M バイト大容量 RAM 動作周波数 100MHz
- 10Base-T/100Base-TX Ethernet PHY(2ch) 内蔵
- フラッシュメモリ(Serial) 32Mbit × Dual
- フラッシュメモリ(Parallel) 2M × 16bit
- EEPROM 16Kbit
- UART(USB), CSI, I2C, CAN, RJ45 (Ethernet/EtherCAT)
- 拡張コネクタ、GPIO(DIP、LED、ピンヘッド)、CC-Link
- 20pin ハーフ・ピッチ・コネクタ(トレース対応)
- IAR システムズ(株) I-jet/JTAGjet

[www.tessera.co.jp/eng/products/r-in32m3-ec-e.html](http://www.tessera.co.jp/eng/products/r-in32m3-ec-e.html)

### 3. EtherCAT スレーブ通信モジュール

まず、通信モジュール選定のための概要を示します。以降のセクションに通信モジュールをアルファベット順で詳細に解説します。

#### 3.1. EtherCAT 通信モジュールの概要

Table 14: EtherCAT 通信モジュール

	COMX	ANYBUS-S	ANYBUS-CC	FB1111-0140   0141   0142	UMD2
					
ハードウェアメーカ	Hilscher	HMS		Beckhoff	OKI
サイズ (mm)	70 x 30 x 18	54 x 86 x 16,6	51,8 x 50,1 x 22,3	55 x 85,5 x 14	20 x 30 x 4
ESC*	NetX 100	FPGA with IP-Core + ASIC		ET1100	SH2A+ET1100
μC インタフェース	DPM (8/16bit)	DPM (8bit)		8/16bit BUS SPI 32bit Digital I/O	
LED(RUN/ERR/LINK)	全て	全て		全て	RUN, ERR
ポート数	2 x RJ45	2 x RJ45		2 x RJ45	2 x (MII/EBUS)
電源入力	3.3V	5V	3.3V	5V	5V
消費電流	700mA	450mA	500mA	700mA	200mA
詳細情報	chapter 3.3	<a href="https://www.anybus.com/products/embedded-index/embedded-networks/ethercat">https://www.anybus.com/products/embedded-index/embedded-networks/ethercat</a>		chapter 3.2	

\*使用している ESC に依存した EtherCAT 機能についてはセクション 4 を参照してください。

#### 3.2. Beckhoff FB1111

FB1111 EtherCAT ピギーバックコントローラボードは ET1100 EtherCAT ASIC を採用し、EtherCAT 通信の全機能を提供します。全 FB1111 は同一のフォームファクタであり、EL9811 EtherCAT 評価キットで使用できます。デバイス内の EtherCAT インタフェースとして組み込んで使用することが可能です。




Figure 30: Beckhoff FB1111

Table 15: FB1111 のオプション

製品番号・名称	説明
FB1111-0140	EtherCAT ピギーバックコントローラボード (ET1100 ASIC + $\mu$ C インタフェース) デバイス内の EtherCAT インタフェースとして使用可能
FB1111-0141	EtherCAT ピギーバックコントローラボード (ET1100 ASIC + SPI インタフェース) デバイス内の EtherCAT インタフェースとして使用可能
FB1111-0142	EtherCAT ピギーバックコントローラボード (ET1100 ASIC + デジタル I/O インタフェース) デバイス内の EtherCAT インタフェースとして使用可能 EL982x 評価キットに同梱、EL9803 と使用することで全てのインタフェースに対応 ( $\mu$ C, SPI, digital I/O) EtherCAT 実装を始めるにあたり最適なソリューション

詳細情報: [www.beckhoff.com/english.asp?ethercat/fb1111\\_fb1122\\_fb1130.htm](http://www.beckhoff.com/english.asp?ethercat/fb1111_fb1122_fb1130.htm)

### 3.3. Hilscher comX

- インタフェース: デュアルポートメモリ(パラレル)接続ホストプロセッサ
- ポート数: 2 (100BASE-TX)

スレーブプロトコルとして全てのスタックを実装し、comX モジュールで実行できます。ホストアプリケーションとのデータ交換はデュアルポートメモリインタフェース経由で行います。プロセスデータイメージは直接的にメモリとの間で読み出しと書き込みを行えます。comX モジュールは Ethernet 用に 2 個の RJ45 コネクタを装備しています。netX ベースの comX モジュールはファームウェアファイルをロードしてアイデンティティ情報を得ます。

- 全リアルタイム Ethernet システムで netX ネットワークコントローラを使用
- マスタとスレーブの実装が可能
- ライントポロジのために 2 個の Ethernet ポートとスイッチを装備
- System/Status/Link/Activity LED
- 8 または 16bit ホストアプリケーションインタフェース
- USB および UART 診断インタフェース
- プロセスデータへの直接アクセス
- COM-C モジュールと同一の形状とピン互換性
- FDT/DTM 準拠の設定ツール SYCON.net
- 開発期間の短縮



Figure 31: Hilscher comX モジュール

詳細情報: <https://www.hilscher.com/products/product-groups/embedded-modules/communication-module/>

#### 4. EtherCAT スレーブコントローラ (ESC)

以下の一覧表に各 ESC の概要を示します。ETG メンバーによる継続的な製品開発に関しては、[EtherCAT Slave Controller\(ESC\)](#)のオンライン版もご覧になることをおすすめします。

Table 16: ESC 一覧

名称/リンク	<a href="#">ET1100</a>	<a href="#">ET1810/ET1811/ ET1812</a>	<a href="#">ET1851/ET1816/ ET1817</a>	<a href="#">netX 100</a>	<a href="#">netX 500</a>	<a href="#">netX 50</a>	<a href="#">netx51</a>	<a href="#">netX52</a>
種類	ASIC	Altera FPGA + IP Core	Xilinx FPGA + IP Core	ASIC	ASIC	ASIC	ASIC	ASIC
メーカー								
パッケージ	BGA128 0.8 mm pitch	FPGA dependent	FPGA dependent	BGA345 1 mm pitch	BGA345 1 mm pitch	PBGA324 1 mm pitch	PBGA324 1 mm pitch	PBGA244 1 mm pitch
サイズ	10 x 10 mm	FPGA dependent	FPGA dependent	22 x 22 mm	22 x 22 mm	19 x 19 mm	19 x 19 mm	15 x 15 mm
μC インタフェース	serial/parallel (8/16bit, sync/async)*	serial/parallel (8- /16-bit, async) AVALON®*	serial/parallel (8- /16-bit, async) OPB®* and PLB®*	μC bus (internal, 32bit)				
デジタル I/O	8-32*	8-32*	8-32*	-	-	-	-	-
汎用 I/O	0-32*	0-128*	0-128*	16	16	32	32	24
DPRAM	8 kByte	0...60 kByte*	0...60 kByte*	256/512 Byte (Mailbox/Process Data)	256/512 Byte (Mailbox/Process Data)	6 kByte	6 kByte	6 kByte
SyncManager 数	8	0...8*	0...8*	4	4	8	8	8
FMMU 数	8	0...8*	0...8*	3	3	8	8	8
ディストリビュートクロックのサポート	yes	yes*	yes*	yes	yes	yes	yes	yes
ポート数	2-4 (MII/E-BUS)*	1-3 (MII/max. 2 RMII)	1-3 (MII/max. 2 RMII)	2 (100BaseTX)				
特記事項	BGA routable with standard PCB	Various license models and OpenCore Plus are available. A wide range of Altera FPGAs are supported	Various license models and evaluation Version are available. A wide range of Xilinx FPGAs are supported	Multi-protocol support, Integrated PHYs, Integrated μC (ARM9-200MHz)	Multi-protocol support, Integrated PHYs, Integrated μC (ARM9-200MHz)	Multi-protocol support, Integrated PHYs, Integrated μC (ARM9-200MHz)	Multi-protocol support, Integrated PHYs, Integrated μC (ARM9-100MHz)	Multi-protocol support, Integrated PHYs, Integrated μC (ARM9-100MHz)

Table 16: ESC (forwarding)

名称/リンク	<a href="#">netX4000</a>	<a href="#">netX90</a>	<a href="#">Anybus NP40</a>	<a href="#">XMC4300</a>	<a href="#">XMC4800</a>	<a href="#">fido5200</a>	<a href="#">LAN9252</a>	<a href="#">ANTAIOS</a>	<a href="#">EC-1</a>
種類	ASIC	ASIC	ARM MPU	ARM MPU	ARM MPU	ASIC	ASIC	ARM MPU	ARM MPU
メーカー									
パッケージ	PBGA596 1 mm pitch PBGA420 1mm pitch	LFBGA144 0.8 mm pitch	BGA VF400 0.8 mm pitch	100 LQFP (0.5 mm)	100 LQFP (0.5 mm)	144 FBGA (0.8 mm) 144 LQFP (0.5 mm)	64 pin QFN (0.5 mm pitch) 64 pin TQFP-EP (0.5 mm pitch)	TFBGA-380 (0.65 mm pitch) TFBGA-385 (0.8 mm pitch)	196 pin BGA (0.8 mm)
サイズ	27 x 27 mm 23 x 23 mm	10 x 10 mm	17 x 17 mm	16 x 16 mm	20 x 20 mm 16 x 16 mm 12 x 12 mm	10 x 10 mm (FBGA) 20 x 20 mm (LQFP)	9 x 9 mm 12 x 12 mm	15 mm x 15 mm 19 mm x 19 mm	12 x 12 mm
μC インタフェース	μC bus (internal, 64bit)	μC bus (internal, 32bit)	Anybus interface (8- / 16-bit 30 ns parallel, 20 MHz SPI, Shift register, UART)	μC bus (internal, AHB)	μC bus (internal, AHB)	parallel (16/32-bit)	Host Bus/SPI/SQI	SPI / QSPI / 16 Bit asynchronous interface	USB Host/Function, CAN, SCIFA, I2C RSPI, Flash
デジタル I/O	-	-	256 / 256 (Shift register mode)	-	-	8 (Event Output/Capture)	0-16*	-	-
汎用 I/O	106	16	-	0 - 46	0 - 123	-	0-16*	up to 32	115* GPIOs / 8 Input (port multiplexed, partial 5V-tolerant, open drain, input pull-up)
DPRAM	6 kByte	6 kByte	12 kByte	8 kByte	8 kByte	10 kByte	4 kByte	up to 32 kByte	512 KB (ATCM) with ECC 32 KB (BTCM) with ECC
SyncManager 数	8	8	4	8	8	8	4	8	8
FMMU 数	8	8	4	8	8	8	3	8	8
ディストリビューテッドロックのサポート	yes	yes	yes	yes (64 Bit)	yes (64 Bit)	yes	yes	yes (64 bit)	yes (64 bit)
ポート数	2 (100BaseTX)	2 (100BaseTX)	2 (MII)	2 (MII)	2 (MII)	2 (MII/RMII)	2 (100BaseTX) + opt. 1 (MII)	2 (100BaseTX) or 2 (MII)	2 (MII)

名称/リンク	<a href="#">netX4000</a>	<a href="#">netX90</a>	<a href="#">Anybus NP40</a>	<a href="#">XMC4300</a>	<a href="#">XMC4800</a>	<a href="#">fido5200</a>	<a href="#">LAN9252</a>	<a href="#">ANTAIOS</a>	<a href="#">EC-1</a>
特記事項	Multi-protocol support, Integrated PHYs, Integrated $\mu$ C (ARM Cortex R7-400MHz) Additional integrated Application Controller (ARM Cortex A9 Dual Core - 600 MHz)	Multi-protocol support, Integrated PHYs, Integrated $\mu$ C, OnChip Flash 1,5 Mbytes, OnChip DC-DC Converter, (ARM Cortex M4-100MHz) Additional integrated Application Controller (ARM Cortex M4 - 100 MHz)	Multi-protocol support, ESC Frame forwarding delay: 114 ns, MDP, possible to implement several device profiles	EtherCAT® node on an ARM® Cortex®-M4 processor with up to 256kB on-chip flash, 128kB on-chip RAM and analog/mixed signal capabilities. Qualified for up to 125°C ambient temperature.	EtherCAT® node on an ARM® Cortex®-M4 processor with up to 2MB on-chip flash, 352kB on-chip RAM and analog/mixed signal capabilities. Qualified for up to 125°C ambient temperature.	Multi-protocol support, Gigabit Ethernet support, Event Output/Capture I/O	Cable Diagnostics, 100FX support, 2 integrated PHYs, integrated 1.2V regulator	Multi fieldbus protocol support, 2 x integrated PHYs, 1 x integrated GBit Ethernet MAC, Integrated ARM® Cortex®-A5 (288MHz), Backplane communication: SliceBus master for profichip's SNAP+ ASIC, Integrated technology module (2xSII / 4xPWM / 4xCounter), QuadSPI interface (e.g. NOR Flash for firmware), DDR2 external memory interface, Other external interfaces: SD/MMC, NAND, USB2 device, SRAM master/slave, SPI master/slave	Safety Functions, Multi-Function Pin Controller

Table 16: ESC (forwarding)

Name/Link	<a href="#">RZ/T1</a>	<a href="#">R-IN32M3-EC</a>	<a href="#">Sitara AM3357/9</a>	<a href="#">Sitara AM4377/9</a>	<a href="#">Sitara AM571xE</a>	<a href="#">Sitara AM572xE</a>	<a href="#">Sitara AMIC110 SoC</a>	<a href="#">TMC8460</a>	<a href="#">TMC8461</a>
Type	ARM MPU	ARM MPU	ARM MPU	ARM MPU	ARM MPU	ARM MPU	ARM MPU	ASIC	ASIC
Supplier									
Package	FBGA320 0.8 mm pitch	BGA324 1 mm pitch	324NFBGA 0.8 mm pitch	491 BGA, 0.65mm pitch (0.8 mm effective routing)	760 BGA 0.8 mm pitch	760 BGA 0.8 mm pitch	324NFBGA 0.8mm pitch	VFGG400 Very Fine Pitch BGA 0.8 mm pitch	BGA144 0.8 mm pitch
Size	17 x 17 mm	19 x 19 mm	15 x 15 mm	17 x 17 mm	23 x 23 mm	23 x 23 mm	15x15mm	17 x 17 mm	10x10 mm
μC Interface	16/32-bit parallel and various serial (SPI/I2C/UART)	16/32-bit parallel (master/slave) and serial (SPI/I2C/UART)	200 MHz interconnect (internal, 32bit)	200 MHz interconnect (internal, 32bit)	200 MHz interconnect (internal, 32bit)	200 MHz interconnect (internal, 32bit)	200 MHz interconnect (internal, 32bit)	SPI or PDI-emulation	SPI or PDI-emulation
Digital I/O	-	-	8	8	8	8	8	0 (see specials)	0..16*
General Purpose I/O	0-209*	0-96*	>32	>32	>32	>32	>32	0 (see specials)	0..24*
DPRAM	8 kByte	8 kByte	32 kByte	32 kByte	32 kByte	32 kByte	32 kByte	16 kByte	16 kByte
SyncManager Entities	8	8	8	8	8	8	8	6	8
FMMU Entities	8	8	8	8	8	8	8	6	
Distributed Clock Support	yes	yes	yes	yes	yes	yes	yes	yes (64 Bit)	
No. of Ports	2 (RMII/MII)	2 (100BaseTX)	2 (MII)	2 (MII)	4 (MII)	4 (MII)	2 (MII)	2 (MII)	2 (MII)

Name/Link	<a href="#">RZ/T1</a>	<a href="#">R-IN32M3-EC</a>	<a href="#">Sitara AM3357/9</a>	<a href="#">Sitara AM4377/9</a>	<a href="#">Sitara AM571xE</a>	<a href="#">Sitara AM572xE</a>	<a href="#">Sitara AMIC110 SoC</a>	<a href="#">TMC8460</a>	<a href="#">TMC8461</a>
Specials	Additional Ethernet port (RMII/MII), 2-axis high-speed motion control support, digital encoder interfaces (EnDat, BiSS, others), Multi-protocol support, security option, functional safety support, Cortex-R4F (450/600MHz), Cortex-M3 (150MHz) cores	Multi-protocol support, SPI, I2C, UART, 1.3 Mbyte int. RAM, <1W typical incl. 2 PHYs	Industrial Communications Subsystem (PRU-ICSS) for multi-protocol support, Gigabit Switch, CAN, display, ARM Cortex-A8 (275MHz-1000MHz)	Multi-protocol support, Second PRU-ICSS for Motor control (EnDat, sigma delta filtering etc), Gigabit Switch, CAN, Display subsystem, 2D/3D graphics, Camera I/F, Optional secure boot, ARM Cortex-A9 (upto 1 GHz)	Dual Industrial Communications Subsystem (PRU-ICSS) for multi-protocol support (2 EtherCAT slave instances or EtherCAT slave to protocol gateway), Motor control (EnDat, sigma delta filtering), 2D/3D Graphics, Display subsystem, Video acceleration, PCIe, SATA, Optional secure boot, ARM Cortex-A15 (upto 1.5GHz), 2x M4 cores, 1x C66x DSP core	Dual Industrial Communications Subsystem (PRU-ICSS) for multi-protocol support (2 EtherCAT slave instances or EtherCAT slave to protocol gateway), 2D/3D Graphics, Display subsystem, Video acceleration, PCIe, SATA, Optional secure boot, 2x ARM Cortex-A15 (upto 1.5 GHz), 2x M4 cores, 2x C66x DSP cores	Entire EtherCAT slave controller can be implemented on internal memory (no external DDR needed), Industrial Communications Subsystem (PRU-ICSS) for multi-protocol support, CAN	MFCIO block - additional multi-function and control block in hardware for complex real-time IO (GPIO, Watchdog, SPI Master, ABN interface, S/D output, 3ph PWM), direct MCU control or accessible via DPRAM/SyncManagers	Wide supply range (up to 35V), 2x Integrated DC/DC regulators, 8x Direct High Voltage I/Os, Multi-function I/O block, BGA routable with standard PCB

## 5. 本書にデバイス掲載を希望の場合

Section II はスレーブ実装で現在 ETG が把握している製品を掲載するようにしています。EtherCAT 開発製品、EtherCAT 実装サービスや EtherCAT セミナーを提供している ETG メンバーがそれらの情報をこのガイドへの掲載を希望される場合は ETG 本部までご連絡ください。製品の一覧は [www.ethercat.org/products](http://www.ethercat.org/products) にも掲載されています。

デバイスの掲載、掲載内容の誤記、スレーブ実装サポートへの提案等、本書の改善に関するご協力は ETG 本部までご連絡ください。

# EtherCAT® & EtherCAT® P スレーブ実装ガイド

## SECTION III – EtherCAT P の紹介と実装方法

EtherCAT P 技術紹介、EtherCAT P 仕様書とドキュメント、ライセンス、コンFORMANCEテスト、実装

目次

1. EtherCAT P の概要.....	3-5
1.1. EtherCAT P とは.....	3-5
1.2. EtherCAT P コネクタとケーブル.....	3-5
1.3. PHY の選定.....	3-7
1.4. EtherCAT P の使用事例.....	3-7
1.5. EtherCAT P デバイスの構成.....	3-7
1.5.1. EtherCAT P の ESI ファイル.....	3-10
1.5.2. EtherCAT P デバイスの種類.....	3-11
1.5.3. EtherCAT P デバイスのカテゴリ.....	3-11
2. EtherCAT P 仕様書と技術文書.....	3-12
3. EtherCAT P コンフォーマンステスト.....	3-13
3.1. 概要.....	3-13
3.2. 現行 EtherCAT スレーブ物理層の EtherCAT P 拡張可能性評価.....	3-13
3.3. EtherCAT P コンフォーマンステストの申込窓口.....	3-13
4. EtherCAT P ライセンス.....	3-14
4.1. 概要.....	3-14
4.2. ライセンス契約.....	3-14
5. EtherCAT P スレーブの開発方法.....	3-15
5.1. EtherCAT P & EtherCAT 設定ツール.....	3-15
6. EtherCAT P 開発サポート.....	3-17

表

Table 17:同一 4 ワイヤ上の DC 電源と通信の高周波信号 .....	3-5
Table 18: EtherCAT P 種別・カテゴリとその説明 .....	3-11
Table 19: EtherCAT P 情報・仕様書・参考ドキュメント .....	3-12

図

Figure 32: EtherCAT P – EtherCAT 通信と同じ 4 本ワイヤで電源供給 .....	3-5
Figure 33: M8 P コードコネクタとケーブル .....	3-6
Figure 34: ハイブリッドケーブル用 EtherCAT P 台形コネクタ .....	3-6
Figure 35: あらゆるデバイスに適している EtherCAT P .....	3-7
Figure 36: PL で規定した EtherCAT P の機能 .....	3-8
Figure 37: EtherCAT デバイスの一般的な構成 .....	3-8
Figure 38: EtherCAT P デバイスの一般的な構成 .....	3-9
Figure 39: EtherCAT P IN ポート内部回路の基本ブロック図.....	3-10
Figure 40: ESI ファイル内の EtherCAT P 電源消費特性の記述.....	3-10
Figure 41: 全 EtherCAT P デバイスカテゴリからなる EtherCAT/EtherCAT P 混成ネットワーク .....	3-11
Figure 42 75m ケーブルによるベースラインワンダーテスト .....	3-13
Figure 43: EtherCAT P ロゴ .....	3-15
Figure 44: ネットワーク設定ツールに統合した EtherCAT P 設計ツール (ベッコフオートメーション) .....	3-16
Figure 45: 電源供給に不足がないことを評価 .....	3-16

## 1. EtherCAT P の概要

以下のセクションでは EtherCAT P 技術のその利点について簡単に説明します。ここで説明する概要は EtherCAT および EtherCAT P 仕様書とその技術ドキュメントの参照を置き換えるものではありません。

### 1.1. EtherCAT P とは

EtherCAT P は EtherCAT の拡張であり、電源供給(2 x 24V/3A)と EtherCAT データ通信を同じ 4 本のワイヤで行います(Figure 34)。




Figure 32: EtherCAT P – EtherCAT 通信と同じ 4 本ワイヤで電源供給

Table 17 に示すように EtherCAT で使用する 4 本のワイヤと、電源供給  $U_S$ (システム用)と  $U_P$ (外部出力用)とを EtherCAT P では同一の 4 本のワイヤに統合します。

Table 17:同一 4 ワイヤ上の DC 電源と通信の高周波信号

(一般的な) ワイヤ色	黄	オレンジ	白	青
EtherCAT	TX+	TX-	RX+	RX-
DC24 電源	GND <sub>S</sub>	$U_S$	GND <sub>P</sub>	$U_P$

EtherCAT で使用するイーサネット信号は  $U_S$  と  $U_P$  用の DC 電流と統合され、以下に示すような主要な機能からなる技術を提供します。

- 2 種類の電源供給
- システムとセンサ用  $U_S$ , 24 V DC/3 A
- アクチュエータ用外部電源  $U_P$ , 24 V DC/3 A
- 各ネットワークポロジ(例、ディジチェーン、ラインなど)内で EtherCAT P デバイス経由で電源をフォワード
- 100 % EtherCAT 互換
- 100 Mbit/s 全二重、オンザフライ処理、ディストリビュートクロックなど
- 全トポロジ(スター、ライン、ツリー)でカスケード接続可能

### 1.2. EtherCAT P コネクタとケーブル

24V/3A の EtherCAT P コネクタは M8 P コードコネクタです。このコネクタには特有のメカニカルキー溝があり、EtherCAT デバイスと EtherCAT P デバイスとのご接続を防止します。この単純にメカニズムによって EtherCAT デバイス内に電源検知のスマートチップ内蔵などのしくみが不要になっています。Figure 33 に M8

P コードコネクタを示します。EtherCAT P ケーブルは黒と赤の 2 色のカラーリングであることが規定されています。



Figure 33: M8 P コードコネクタとケーブル

M8 P コードコネクタは規定されたケーブル(AWG22/7 または AWG24/7)と組合せて使用します。

EtherCAT P ケーブルを他の電源ケーブルと組み合わせてハイブリッドケーブルとする場合、台形の EtherCAT P コネクタを使用します。これを使用すると Figure 34 に示すようにハイブリッドケーブル内に高密度のパッキングが可能となります。




Figure 34: ハイブリッドケーブル用 EtherCAT P 台形コネクタ

ハイブリッドケーブルは装置、キャビネットやロボットなどを 1 本のケーブルで動作できるように大容量の電源供給用配線と EtherCAT P 通信を統合します。

*EtherCAT P ハイブリッドケーブルとコネクタ技術は開発中であり、将来的に ETG の仕様書に追加する可能性があります。*

### 1.3. PHY の選定

推奨する PHY のリストは [Application Note – PHY Selection Guide](#) にて提供しています。内部配線の関係上、EtherCAT P には PHY を含め、スレーブ内のアナログ回路に関する追加要件があります。スレーブの初期評価、特に既存のスレーブ実装ですでに使用している PHY の動作の確認は、このセクションの第 3 章で説明しているように行うことができます。

### 1.4. EtherCAT P の使用事例

EtherCAT P は EtherCAT の全ての機能をそのまま使用します。例えば、ライン/ツリー/スターの各トポロジ、1 つのネットワーク内にほぼ無制限の台数のスレーブ、ディストリビュートクロック、診断機能、EtherCAT の高速性です。これらに加え、1 つのケーブルとコネクタで電源供給ができます。

Figure 5 に示すようにあらゆる種類のデバイスに適しています。




Figure 35: あらゆるデバイスに適している EtherCAT P

### 1.5. EtherCAT P デバイスの構成

Figure 36 に示すように ISO/OSI 階層モデルは通信スタックと仕様の構成を規定しています。EtherCAT について当てはめると、EtherCAT P の機能と仕様は物理層に属します。




Figure 36: PL で規定した EtherCAT P の機能

EtherCAT P ポートは EtherCAT スレーブの IN ポートと複数の OUT ポートです。

Figure 37 に EtherCAT デバイス自身(緑の部分)の構造と EtherCAT ネットワーク内のスレーブの接続を、EtherCAT 設定ツールを含めて示します。

EtherCAT スレーブは標準イーサネット物理層の構成を EtherCAT ネットワークのインタフェースとして使用します。ESI ファイルは EtherCAT の機能を XML 形式で記述したものです。これは EtherCAT ネットワークの設定ツールで使用します。設定ツールはネットワーク初期化コマンドと周期コマンドを含めたネットワーク構成を設定するために使用します。この設定の記述ファイルは ENI ファイルとして EtherCAT マスタが読み込みます。




Figure 37: EtherCAT デバイスの一般的な構成

EtherCAT デバイスと EtherCAT P デバイスとの違い(追加点)を Figure 38 に示します。




Figure 38: EtherCAT P デバイスの一般的な構成

スレーブ側の EtherCAT P の機能は以下のとおりです。

- EtherCAT P 回路と EtherCAT P コネクタ M8 P-コードを使用した EtherCAT P インタフェース
- EtherCAT P スレーブと外部センサ/アクチュエータ供給電源の電源消費の記述を拡張した ESI ファイル

EtherCAT P ネットワークは既存の設定ツールで設定可能です。基本的に変更は必要ありませんが、ネットワーク設計を支援するため、設定ツールに EtherCAT P セグメントの電源消費の計算と評価を行う機能を拡張できます。

マスタには EtherCAT P のネットワークを動作させるための追加要件はありません。つまり、既存のマスタは EtherCAT P ネットワークの制御に使用できます。




Figure 39: EtherCAT P IN ポート内部回路の基本ブロック図

内部の 4 芯は RX±および TX±であり、かつ Us24V/GND および Up24V/GND を供給します。このケーブルを IN ポートに接続します。

EtherCAT P コネクタとマグネティクス(パルストランス)間のキャパシタはハイパスフィルタとして機能します。高周波はキャパシタを透過しますが、Us および Up の DC 電流をブロックします。

LC 回路はローパスフィルタとして機能します。この回路は 24VDC の Us/Up の電流を透過し、通信信号の高周波をブロックします。

### 1.5.1. EtherCAT P の ESI ファイル

ESI ファイルには、そのスレーブがどの種類の EtherCAT P スレーブ(パワーソースデバイス[Power Sourcing Device]またはパワーデバイス[Powered Device])であるのか、どのような電源消費特性であるのかを記述します(Figure 40)。




Figure 40: ESI ファイル内の EtherCAT P 電源消費特性の記述

### 1.5.2. EtherCAT P デバイスの種類

EtherCAT P はシステム内で電源の消費と供給の区分から以下のように 3 種類の EtherCAT P デバイスタイプに分類します。

- パワードデバイス[Powered Device](PD):  
IN ポートの電源供給を使用して動作
- パワースourceデバイス[Power Sourcing Device](PSD):  
デバイス自身の内部回路と全 OUT ポートの電源供給を PSD に接続した外部電源から供給。IN ポートからの供給電源は OUT ポートや PSD 自身に不使用。
- 受動デバイス[Passive Device]

### 1.5.3. EtherCAT P デバイスのカテゴリ

Figure 41 に EtherCAT / EtherCAT P の混成ネットワークを各種 EtherCAT P デバイスカテゴリで構成した例を示します。




Figure 41: 全 EtherCAT P デバイスカテゴリからなる EtherCAT/EtherCAT P 混成ネットワーク

Table 17 に各種 EtherCAT P デバイスカテゴリを示します。

Table 18: EtherCAT P 種別・カテゴリとその説明

#	種別	カテゴリ	説明
1	PD	デバイス	「標準」EtherCAT P デバイス。EtherCAT P IN ポートと少なくとも 1 個以上の EtherCAT P OUT ポート。他 OUT ポートは EtherCAT も可。
2	PD	エンドデバイス	1 個の EtherCAT P IN ポートのみ。超小型の EtherCAT P デバイスに最適(例、近接センサ)
3	PD	デカブラ	EtherCAT P IN ポートの電源と EtherCAT 通信を分離。EtherCAT OUT ポート。ESC を内部に実装。
4	PSD	フィードイン	EtherCAT の IN ポートと Us/Up(外部電源供給)を接続。EtherCAT P セグメントを OUT ポートから開始。
5	PSD	リニューデバイス	外部電源供給を使用し OUT ポートにリフレッシュした Us/Up を供給する EtherCAT P デバイス。EtherCAT P IN ポートの電源は不使用。
6	Passive	受動デカブラ	ESC を使用しないデカブラ(ESC を使用しない唯一の EtherCAT P デバイス)。

## 2. EtherCAT P 仕様書と技術文書

EtherCAT P は EtherCAT 規格の一つになっています。EtherCAT 仕様は ISO/OSI 階層モデルに準じて設計されています。EtherCAT P 仕様も同様です。

Table 19 に EtherCAT P に関連する仕様書と技術文書の概要を示します。このリストには実践的な EtherCAT P 実装ガイドとして提供されているアプリケーションノートも含まれ、リストで「必読」と記しています。

Table 19: EtherCAT P 情報・仕様書・参考ドキュメント

入門用	記事	EtherCAT P は様々な記事で紹介されています。これらのうちからピックアップしたものを示します。 → PC Control (英語): <a href="#">01/2016</a>   (ドイツ語): <a href="#">01/2016</a> (適用例) → PC Control (英語): <a href="#">01/2016</a>   (ドイツ語): <a href="#">01/2016</a> (システム概要)
	ETG イベント資料	技術委員会会議議事録には補足的かつバックグラウンド的な情報の解説があります。EtherCAT P は 2016 年春期会議から議論を開始しました。これ以降の会議議事録に EtherCAT P 関連の情報があります。 → <a href="http://www.ethercat.org">www.ethercat.org</a> → Downloads → Select Filter: Proceedings and Papers → Technical Committee Meeting
開発用	通信技術のスライド	EtherCAT 通信のスライドは開発者向けの EtherCAT のしくみを広範囲に解説する資料です。物理層の基本事項が含まれ、つまり EtherCAT P についてもふれています。 → <a href="#">English</a>
	アプリケーションノート  <b>必読</b>	EtherCAT 仕様書は EtherCAT P の技術仕様を規格として規定していますが、アプリケーションノートは実践レベルで非常に実用的なガイダンスを提供することを目的としています。本書では PSD と PD の両方を対象とし、回路図、電子構成部品、接地/EMI/EMC/レイアウトの推奨や例を解説します。 → AN ECATP Implementation Guide <a href="http://www.ethercat.org/ethercatp">www.ethercat.org/ethercatp</a>
仕様書	EtherCAT P 仕様書	メインの EtherCAT P 仕様書。本文書は電圧レベル、システムアーキテクチャ、デバイスの種類、パワーデバイス、パワーソースデバイス、受動コンポーネント、デバイスカテゴリ、物理層の拡張、ケーブル、コネクタを規定しています。また、関連する仕様書を参照しています。 → ETG.1030 <a href="http://www.ethercat.org/ethercatp">www.ethercat.org/ethercatp</a>
	EtherCAT P コネクタ	M8 P-コードコネクタの仕様。どのケーブルメーカーもこのコネクタの製造と販売が可能。M8 P コードコネクタは IEC 規格にも申請済みです。 → ETG.1030.1 <a href="http://www.ethercat.org/ethercatp">www.ethercat.org/ethercatp</a>
	EtherCAT P 物理層拡張	EtherCAT P 物理層を規定。 → ETG.1000.2 P <a href="http://www.ethercat.org/ethercatp">www.ethercat.org/ethercatp</a>
	EtherCAT スレーブ情報 (ESI)	EtherCAT P デバイスタイプ(PD, PSE)、最小/最大動作電圧と負荷タイプなど、ESI ファイルに対する EtherCAT P 仕様の詳細を規定しています。 → ETG.2000 (ECATP): <a href="http://www.ethercat.org/ethercatp">www.ethercat.org/ethercatp</a> 対応スキーマファイルもダウンロード可能です。 → EtherCATInfo.xsd (and related xsd files): <a href="http://www.ethercat.org/ethercatp">www.ethercat.org/ethercatp</a>
	ETG.9001 Marking Rules	EtherCAT と Safety over EtherCAT と同様に、EtherCAT P 用のロゴと商標表記を規定。これらとその使用方法は ETG.9001 で定義しています。 → ETG.9001 (ECATP): <a href="http://www.ethercat.org/ethercatp">www.ethercat.org/ethercatp</a>

### 3. EtherCAT P コンフォーマンステスト

#### 3.1. 概要

EtherCAT P は 1 本のケーブルに電源とデータを統合しているため、実装の誤りがあると全システムに影響を及ぼす恐れがあります。さらに、ESI ファイル内の電源の消費のエントリの間違ひは、設定ツールがこの値を参照するためネットワークの設定時の動作の信頼性を損ねる可能性があります。

このため、EtherCAT P デバイスに対する物理層テストは必須となっています。ESI の EtherCAT P の拡張事項を CTT のデフォルトのテストセットで確認します。

導入段階として EtherCAT P 物理層テストは無償でドイツおよび日本で提供しています。再テストも無償です。

#### 3.2. 現行 EtherCAT スレーブ物理層の EtherCAT P 拡張可能性評価

現行の EtherCAT スレーブのインタフェースを EtherCAT P インタフェースに拡張可能であることを評価できるように ETG Nuremberg はテスト用のアダプタを貸出しています。PHY の特定の動作状況を再現する最初の段階の実地的なテストとして活用できます。CTT テストファイルを Figure 42 で示す動作環境で実行し、ベースラインワンダー(BLW)の影響で発生する通信障害の有無を確認できます。また、電源供給によって発生する通信への影響も確認可能です。

このテストは CU2508、EtherCAT P テストアダプタ 2 個と CTT が必要です。テストファイル TF-1000 は前述の機能を確認する際に 3 種類のケーブル長で使用します。下図は 75m ケーブル長の場合のテスト環境です。

このアダプタセットの貸出しは ETC Nuremberg までご連絡ください([etc@beckhoff.com](mailto:etc@beckhoff.com))




Figure 42 75m ケーブルによるベースラインワンダーテスト

#### 3.3. EtherCAT P コンフォーマンステストの申込窓口

EtherCAT と Safety over EtherCAT と同様に、EtherCAT P コンフォーマンステストも [conformance@ethercat.org](mailto:conformance@ethercat.org) までご連絡ください。

## 4. EtherCAT P ライセンス

### 4.1. 概要

EtherCAT と同様に EtherCAT P も保護された技術です。これは互換性とインタオペラビリティを維持するために必要な方針です。このコンセプトは EtherCAT で成功を収めた実績があり、EtherCAT P にも適用しています。EtherCAT P を製品に実装するにはライセンスが必要です。さらに EtherCAT 自体と同様にベッコフオートメーションは EtherCAT P の開発メーカーとして EtherCAT P の採用が広く普及するようにサポートしています。このため EtherCAT P のライセンスは無償となっています。インタオペラビリティのために EtherCAT P は指定したコネクタのみを使用できるようになっています。

ハイブリッドコネクタのライセンスは個別に(コネクタメーカーに)ライセンスしています。ユーザとデバイスメーカーはこのコネクタを使用するのに追加のライセンス契約は必要ありません。

### 4.2. ライセンス契約

既に EtherCAT Technology Family License Agreement をベッコフと締結している場合、EtherCAT P ライセンスは非常にシンプルです。ベッコフはサイドレターを提供します。最近に新規発行したライセンス契約はすでに EtherCAT P を含んでいます。

EtherCAT P のライセンスに関しては [licensing@beckhoff.com](mailto:licensing@beckhoff.com) までご連絡ください。

## 5. EtherCAT P スレーブの開発方法

前章では EtherCAT P デバイスを実装するための基本的な事項とドキュメントを紹介しました。もちろん、EtherCAT 実装に関連したステップがまだ残っています。セクション I とセクション II では EtherCAT スレーブの開発に関する包括的な情報を紹介しています。

EtherCAT P 固有の部分に関し、たとえ新規にデバイスを開発する場合も、既存 EtherCAT デバイスを EtherCAT P 化する場合も、EtherCAT P 固有の部分については以下の数ステップに沿って行います。

1. ETG メンバーシップ
2. ライセンス契約
3. アプリケーションノートと EtherCAT P 仕様書の学習
4. アプリケーションノートに沿った EtherCAT P 固有部の PCB 設計
5. 既存の入手可能な EtherCAT P デバイスを使用した実践的な機能テスト
6. テストネットワークの構築のために EtherCAT P ネットワーク設定をサポートした EtherCAT 設定ツールを使用。
7. ラベル・ロゴ・商標表記の更新または使用(Figure 44)
8. [conformance@ethercat.org](mailto:conformance@ethercat.org) に連絡し、EtherCAT P コンフォーマンステストを実施。(オプションだが、EtherCAT コンフォーマンステスト受検も推奨)



Figure 43: EtherCAT P ロゴ

### 5.1. EtherCAT P & EtherCAT 設定ツール

EtherCAT 設定ツールはネットワーク構成の記述ファイルを生成します。このフォーマットは ETG が仕様で標準化した EtherCAT ネットワーク情報(ENI; EtherCAT Network Information)仕様に準拠しています。このファイルはネットワークトポロジ、全ての EtherCAT スレーブとそれぞれに割り当てる EtherCAT アドレス、スレーブごとに初期化コマンド、および周期入出力データをマスタとスレーブ間で交換する周期コマンドを含んでいます。これらには全く変更はありません。実際に、ネットワーク内で EtherCAT P スレーブを動作させるために EtherCAT 設定ツール上で必要なことは全く変更されていません。もちろん、他のフィールドバスと同様にネットワーク構成とは別に電源は保証されなければいけません。

既に説明しているようにネットワーク設計を簡単化するため、設計ツールが EtherCAT P ネットワークセグメント内の電源消費を評価し計算する機能をもつことも可能です。これにより、デジタイズ接続の電源が各 EtherCAT P スレーブとそれぞれに接続した負荷に対して不足しないかを検証できるようになります。

EtherCAT の電源消費の計算を完了後に前述の EtherCAT ネットワークの設定が完了でき、これを使用してマスタが EtherCAT/EtherCAT P ネットワークを EtherCAT P デバイスの存在を意識せずに動作させられます。

Figure 44 に EtherCAT P 設計ツールが EtherCAT ネットワーク設定ツールに統合され、EtherCAT P セグメント内の電源消費を評価する画面を示します。




Figure 44: ネットワーク設定ツールに統合した EtherCAT P 設計ツール (ベッコフオートメーション)

Figure 45 の表は電源供給が各 EtherCAT P スレーブの電源消費に適合するかを示しています。評価前に負荷の大きさとタイプを各 EtherCAT P スレーブで設定します。

No.	Name	Previous	Us(V)	Up(V)	Sum Is(A)	Sum Ip(A)	Us Load	Up Load	Us Load Type	Up Load Type	Cable Length(m)	Wire Gauge
1	Box 1 (EPP1322-0001)	24.00	24.00	24.00	0.000	0.000	0.000 [W]	0.000 [W]	Sw Regulator	Sw Regulator		
2	Box 2 (EPP1018-0001)	1-B	19.77	19.77	0.091	0.090	0.100 [W]	0.000 [W]	Sw Regulator	Sw Regulator	1.00	24
3	Box 3 (EPP1018-0001)	2-B	19.87	19.76	0.026	0.026	0.150 [W]	0.000 [W]	Sw Regulator	Sw Regulator	5.00	22
4	Box 4 (EPP1018-0001)	3-B	19.00	19.00	0.000	0.000	0.050 [W]	0.000 [W]	Sw Regulator	Sw Regulator	5.00	22
5	Box 5 (EPP1018-0001)	4-B	22.20	21.63	0.363	0.363	0.050 [W]	0.000 [W]	Sw Regulator	Sw Regulator	10.00	22
6	Box 6 (EPP2008-0001)	5-B	22.18	20.93	0.527	0.527	0.000 [W]	0.200 [W]	Sw Regulator	Sw Regulator	7.00	22
7	Box 7 (EPP2008-0001)	6-B	22.07	20.42	0.262	0.262	0.000 [W]	250.000 [C]	Sw Regulator	Resistor	2.00	22
8	Box 8 (EPP2008-0001)	7-B	22.01	20.42	0.197	0.197	0.000 [W]	0.112 [A]	Sw Regulator	LDO	0.50	24
9	Box 9 (EPP2008-0001)	8-B	21.97	20.42	0.132	0.132	0.000 [W]	0.400 [A]	Sw Regulator	LDO	0.50	24
10	Box 10 (EPP2008-0001)	9-B	21.95	20.42	0.066	0.125	0.000 [W]	0.125 [A]	Sw Regulator	LDO	1.00	24

Figure 45: 電源供給に不足がないことを評価

## 6. EtherCAT P 開発サポート

EtherCAT と同様に、EtherCAT Technology Group は EtherCAT P 実装に関するサポートを提供します。ご質問は [info@ethercat.org](mailto:info@ethercat.org) までご送付ください。